Dekoder (dekoder) to urządzenie złożone z kilkoma wejściami i wyjściami, w którym pewna kombinacja sygnałów wejściowych odpowiada aktywnemu stanowi jednego z wyjść. Dekodery konwertują kod binarny lub BCD na kod jednolity. Jeśli dekoder ma: n wejścia, m wyprowadza i wykorzystuje wszystkie możliwe zestawy zmiennych wejściowych, a następnie m = 2 n... Taki dekoder nazywa się kompletnym. Jeśli używana jest tylko część zestawów, taki dekoder nazywa się niekompletnym. Dekodery są używane, gdy trzeba odwołać się do różnych urządzeń cyfrowych, a numer urządzenia (jego adres) jest reprezentowany przez kod binarny. Wejścia dekodera (wejścia adresowe) są często numerowane nie numerami seryjnymi, ale zgodnie z wagami cyfr binarnych, czyli nie 1, 2, 3, 4, ale 1, 2, 4, 8.

Możesz formalnie opisać działanie dekodera, określając listę funkcji przetwarzanych przez każde z jego wyjść Y i... Tak więc dla dekodera 3-8:

Y o =; Y 1 =
;Y 2 =
; Y 3 =
; ... Y 7 =a 4 a 2 a 1 .

Liczba wejść i wyjść dekodera jest wskazywana w następujący sposób: dekoder 3–8 (czytaj „trzy do ośmiu”); 4-16; 4–10 (jest to niekompletny dekoder). Implementacja tych ośmiu wyrażeń za pomocą ośmiu trójelementowych elementów A (rys. 10.7) daje najprostszy dekoder w strukturze, zwany liniowym.

a b

Ryż. 10.7. Dekoder 3-8: a- symbol; b- Struktura

Główny wolumen jego wyposażenia w ogólnym przypadku m n- elementy wejściowe I. Ponadto wyposażenie zwykle obejmuje n falowniki zmiennych wejściowych i n wzmacniacze wejściowe buforowe, które zmniejszają współczynnik obciążenia źródła sygnału do jedności.

Dekodery często mają zezwalający wpis EI. Na EI = 1 dekoder działa normalnie, a kiedy EI= 0 wszystkie wyjścia są ustawione na nieaktywne poziomy.

wejście EI działa na wszystkie elementy ja. W tym przypadku liczba wejść elementów AND nie ulega zmianie, ale do działania dekodera wprowadzane jest dodatkowe opóźnienie. W obwodzie (rys. 10.9) opóźnienie nie jest wprowadzone, ale tutaj elementy AND mają większą liczbę wejść.

Zezwalające logowanie EI często wykonywane odwrotnie. Dekoder z wejściem zezwalającym jest czasami nazywany dekoderem-demultiplekserem i zamiast oznaczenia DC użyj notacji DX. Dzieje się tak, ponieważ dane wejściowe EI czasami używane jako informacyjne (jak w demultiplekserach).

Ryż. 10.8. Rozdzielczość w linii prostej i ryc. 10.9. Zezwolenie przez

odwrotne wejścia jednej z cyfr dodatkowe wejścia elementów AND

wejście EI stosowany w budowie schematów dekoderów typu drzewiastego (kaskadowego) w celu rozszerzenia przestrzeni adresowej. W takim przypadku cała przestrzeń adresowa jest podzielona na grupy. Bity wyższego rzędu adresu są podawane do dekodera wyższego rzędu, którego wyjścia są EI dekodery kontrolne drugiego stopnia. Na ryc. 10.10 przedstawia schemat dwustopniowego dekodera 5-32 (od pięciu do trzydziestu dwóch).

Ryż. 10.10. Dekoder dwustopniowy 5-32

Dwa najbardziej znaczące bity adresu a 16 i a 8 jest odszyfrowywanych przez deszyfrator 2-4 DC 4, które według wejść mii kontroluje cztery dekodery drugiego stopnia. Najmniej znaczące bity adresu a 4 , a 2 , a 1 przechodzę do wszystkich dekoderów drugiego etapu, ale otwieram na wejściu EI okazuje się być tylko jednym z nich. Będzie właścicielem jedynego z wszystkich 32 podekscytowanych wyjść. Na przykład kod wejściowy to 01111 dla dekodera DC 4 aktywuje wyjście 1. Sygnał ten otworzy dekoder drugiego stopnia. DC 1, a DC 0, DC 2, DC 3 są zamknięte. W dekoderze DC Na styku 7 pojawi się 1 sygnał, co odpowiada 15 wyjściu całego dekodera. Zasada ta jest stosowana podczas konstruowania dekodera z wieloma wyjściami z mikroukładów dekodera o mniejszej liczbie wyjść.

W rozważanym przypadku adres 5-bitowy został podzielony na dwie grupy 2 i 3 bitowe. To określiło strukturę dekodera. W ogólnym przypadku adres wielobitowy można podzielić na grupy na różne sposoby, a każda z nich będzie miała własną wersję schematu. Opcje będą się różnić pod względem opóźnienia i kosztu sprzętu. W ten sposób można postawić problem doboru optymalnej konstrukcji w danym szeregu elementów.

Na ryc. 10.11 przedstawia dwustopniowy dekoder 4-16, którego drugi stopień jest montowany zgodnie ze schematem prostokątnego dekodera. Bity adresu są podzielone na dwie grupy, z których każda niezależnie od drugiej jest deszyfrowana przez własny dekoder pierwszego stopnia DC 0 i DC 1. Dla dowolnej kombinacji wartości zmiennych wejściowych wybierany jest jeden wiersz i jedna kolumna siatki, w węzłach których znajdują się elementy AND drugiego etapu (drugiej kaskady). W rezultacie każdy zestaw wejściowy wzbudza wyjście jedynego odpowiadającego elementu I. Taka siatka elementów A nazywana jest dekoderem prostokątnym lub macierzowym.

Ryż. 10.11. Dekoder macierzowy

Podziel cyfry adresu między DC 1 i DC 2 jest potrzebne tak samo, jak to możliwe. Im bliższy kwadratowi prostokąt drugiego stopnia, tym mniejsza suma jego wierszy i kolumn z taką samą liczbą elementów wyjściowych ORAZ, to znaczy mniejsza liczba wyjść dekoderów pierwszego stopnia. Wynika z tego, że zastosowanie macierzy kwadratowej w drugim stopniu umożliwia zastosowanie najprostszych dekoderów w pierwszym stopniu i tym samym zminimalizowanie całkowitego opóźnienia w działaniu całego dekodera.

Jako wejście EI (mi) całego dwustopniowego dekodera, wygodnie jest użyć zezwalającego wejścia tylko jednego z dekoderów pierwszego stopnia. W takim przypadku zablokowane są wszystkie wiersze lub wszystkie kolumny.

Należy zauważyć, że przy dużej liczbie wyjść (setki lub więcej) najbardziej ekonomiczny sprzętowo jest dekoder prostokątny, co tłumaczy jego zastosowanie w pamięci LSI. Przy niewielkiej liczbie wyjść najbardziej ekonomiczny jest dekoder liniowy.

Dekodery produkowane w postaci mikroukładów mają identyfikator oznaczenia literowego, na przykład 155ID3, 155ID4. W serii TTL dekodery mają zwykle wyjścia odwrócone, czyli niski poziom jest aktywny. W serii CMOS sygnały wyjściowe są często aktywne w stanie wysokim.

Często w mikroukładach dekodera wykonywanych jest kilka wejść zezwalających, a ich połączenie jest kombinacją włączania. W takim przypadku wygodnie jest budować dekodery na zasadzie kaskady i budować pierwszy stopień deszyfrowania nie na osobnym specjalnym dekoderze, ale składając go z łączników wejść aktywujących. Na ryc. Przedstawiono dekoder 10.12 5-32 z 4 dekoderów 3-8. Każdy mikroukład ma dwa wejścia odwróconego zezwolenia. Znak & nad postacią mii oznacza, że ​​zezwolenie istnieje tylko wtedy, gdy wszystkie sygnały z grupy wejściowej oznaczonej znakiem & są zgodne. Na rysunku symbole inwersji wskazują zbieżność dwóch niskich poziomów na wejściach rozdzielczości.

Dekoder pierwszego stopnia jest rozłożony na złączach 4 mikroukładów. Takie rozwiązanie - posiadanie kilku wejść umożliwiających, połączonych operacją AND, w celu zbierania fragmentów dekodera na tych wejściach, jest generalnie typowe dla współczesnych mikroukładów.

Ryż. 10.12. Deszyfrowanie adresów za pomocą wejść enable w pierwszym etapie

Jeśli używasz tylko dwóch dekoderów DC 0 i DC 1, to możesz otrzymać dekoder z 16 wyjściami. W takim przypadku wprowadzony adres a 16 będzie nieobecny, a dolny (zgodnie ze schematem) pozwalający na wejścia dekoderów DC 0 i DC 1 musi być uziemiony.

Schemat ideowy dekodera 155ID4 pokazano na ryc. 10.13. Zawiera dwa dekodery 2-4. Każdy dekoder ma parę wejść umożliwiających. Jedno wejście zezwolenia jednej z sekcji jest odwrócone. Pozwala to, łącząc go z nieodwróconym wejściem enable innej sekcji i dostarczając tej parze trzecią zmienną a 4, użyj tego samego obwodu co dekoder 3-8 z wejściem zezwalającym mi... Ponadto ten mikroukład może być używany jako dwa demultipleksery od 1 wejścia do 4 wyjść oraz jako demultiplekser od jednej linii do 8 wyjść.

Ryż. 10.13. Obwód dekodera 155ID4.

Ryż. 10.14. Opcje podłączenia dekodera 155ID1

Na ryc. 10.14 pokazuje możliwość wykorzystania mikroukładu 155ID1 jako dekodera 4-10 lub 3-8. Na przedstawionym schemacie, gdy wszystkie cztery wejścia są używane jako wejścia adresowe, mikroukład reprezentuje dekoder 4-10. Jeśli wejście 8 jest używane jako wejście aktywujące, mikroukład będzie służył jako dekoder 3–8. Wyjścia 8 i 9 nie są w tym przypadku używane.

Dekodery mogą służyć jako demultipleksery sygnałów wejściowych, a wraz ze skramblerem służą do budowy konwerterów kodów, selekcji danych kodów wejściowych itp. Do implementacji takich urządzeń można wykorzystać programowalne macierze logiczne lub programowalne logiczne układy scalone (PLM lub FPGA).

.

Mikroukład K176ID1, K561ID1
Częściowy dekoder BCD ma 4 wejścia do odbioru kodu binarnego i 10 wyjść dla jego dziesiętnego odpowiednika.

Aktywny poziom wejścia i wyjścia jest wysoki. Gdy do mikroukładu zostanie zastosowany kod binarny w zakresie 8-15, na wszystkich wyjściach ustawiany jest niski poziom logiczny (dekodowanie nie jest wykonywane). Mikroukład nie ma dodatkowych wejść do strobowania, jednak rozszerzenie głębi bitowej jest łatwe do zaimplementowania, jeśli poświęcisz ostatnie dwa miejsca po przecinku:

Na powyższym schemacie odwrócony najbardziej znaczący bit kodu wejściowego jest używany jako sygnał strobujący dla DD2. W tym przypadku piny 4,5 (najbardziej znaczące miejsca dziesiętne 8,9) mikroukładów nie są używane, a obwód jest pełnym 4-bitowym dekoderem BCD.

Na poniższym rysunku, ze względu na zastosowanie oddzielnego mikroukładu do sterowania dekoderami, ilość wyjść została zwiększona do 64 (6-bajtowy kod wejściowy).

——————————————-

Mikroukład K176ID2
Dekoder-konwerter. Zaprojektowany do konwersji kodu binarnego na kod dla wskaźnika siedmiosegmentowego. W mikroukładzie nie ma obwodów do kontrolowania przecinka dziesiętnego. Oprócz samego dekodera mikroukład posiada wyzwalacz zatrzaskowy, który pozwala zapamiętać bieżące dane.

Posiada czterocyfrowe wejście danych i siedem wyjść do podłączenia siedmiosegmentowego wskaźnika cyfrowego. Aktywne poziomy wejścia i wyjścia są wysokie, ale w razie potrzeby można je odwrócić sygnałem na wejściu serwisowym S. Przy niskim poziomie na tym wejściu aktywny sygnał wyjściowy jest wysoki, z „1” na S - niski. Pozwala to na podłączenie matryc cyfrowych zarówno ze wspólną anodą jak i wspólną katodą bez dodatkowych falowników. Inne wejście dla pracowników K służy do sterowania matrycą. „0” na wejściu K włącza wyświetlanie, „1” wygasza matrycę.

A trzecie wejście usługi C służy do zatrzaśnięcia informacji wchodzącej do wejścia dekodera. Na wysoki poziom na C sygnał jest natychmiast deszyfrowany i podawany do wskaźnika. Gdy zmienisz go na „0”, kod wejścia zostanie zatrzaśnięty i wyświetlony niezależnie od zmian na wejściu, dopóki poziom na wejściu C nie wzrośnie ponownie. Zapamiętywanie następuje przy spadku wysokiego poziomu.

Przełączniki wyjściowe mikroukładu K176ID2 są w stanie wytrzymać prądy zwarcie numerycznie równy poziomowi napięcia zasilania (w mA) i dlatego może być ładowany bezpośrednio na wskaźniki LED (np. AL305, ALS324, ALS321) bez dodatkowych wzmacniaczy prądowych.

Mikroukład K176IDZ
Pełny analog K176ID2 pod względem pinoutu i algorytmu działania. Różnica polega na przełącznikach wyjściowych wykonanych zgodnie ze schematem otwartego drenażu. Pozwala to na bezpośrednie podłączenie anod wskaźników fluorescencyjnych wymagających stosunkowo wysokiego napięcia (do 15 V) do ich zasilania do wyjścia dekodera. W przypadku korzystania z mikroukładu wraz z takimi wskaźnikami, dziennik należy przesłać do wejścia serwisowego S. „0”.

——————————————-

Mikroukład 564ID4
Dekoder-konwerter. Przeznaczony do konwersji kodu binarnego na kod dla wskaźnika siedmiosegmentowego (w tym LCD). Nie ma łańcuchów do kontrolowania przecinka dziesiętnego.

Główną różnicą w stosunku do K176ID2 jest obecność trzeciego wyjścia do zasilania przełączników wyjściowych, które mogą wytrzymać napięcia do 15 V. W przypadku przeciwfazowego zasilania wyświetlacza LCD znajduje się specjalny wzmacniacz (wejście S, wyjście P). Rozważmy bardziej szczegółowo jego pracę na przykładzie podłączenia wskaźnika LCD IZhKTs1-1 / 18.

Załóżmy, że sam dekoder, podobnie jak wszystkie poprzednie węzły urządzenia, jest zasilany napięciem 5 V (pin 16), a wskaźnik LCD wymaga napięcia przemiennego o amplitudzie 15 V. pin 6 (wejście S) jest sygnał poziomu TTL (5 V) i częstotliwość 100 Hz. Sygnał ten trafia na pin 1 (pin P) bez inwersji, ale jego amplituda wzrasta do napięcia 15 V.

Ten sam sygnał, gdy poziom jest aktywny (logika 1), odwraca sygnały z wyjścia dekodera (podobnie do 176ID2,3). Ponieważ przełączniki wyjściowe mikroukładu są zasilane ze źródła 15 V, poziom na nich zmieni się od 0 do 15 V przy częstotliwości 100 Hz i w przeciwfazie z sygnałem P. W ten sposób napięcie przemienne będzie obecne na aktywne segmenty wskaźnika, a 0 na nieaktywnych.

Należy zauważyć, że dekoder jest kompletny – tj. w stanie wyświetlić nie tylko liczby od 0 do 9, ale także symbole „L”, „H”, „P”, „A”, „-” odpowiadające kodowi binarnemu 10-14. Przy kodzie 15 wszystkie segmenty są wygaszone.

Chociaż głównym celem mikroukładu jest sterowanie wskaźnikiem LCD, jego moc wyjściowa wystarcza do zapalenia matrycy LED (przy napięciu zasilania do 10 V - nawet bez rezystorów ograniczających prąd). Zmieniając poziom na wejściu S, można zasilić matryce zarówno wspólną anodą, jak i wspólną katodą. W tym przypadku wyjście P nie jest używane.

——————————————-

Mikroukład 564ID5
Dekoder różni się od 564ID4 brakiem wyjścia P i posiada czterobitowy rejestr zatrzaskowy, podobny do K176ID2.

Rejestr sterowany jest przez wejście C: „1” – bezpośrednie przejście kodu do dekodera a następnie do wyjść do podłączenia segmentów wskaźnika, „0” – podtrzymanie informacji do wyświetlenia. W tym trybie mikroukład nie reaguje na zmianę kodu binarnego na wejściu. Zatrzaskiwanie informacji następuje w momencie spadku poziomu na wejściu C.

Ciekawą cechą dekoderów K176ID2, K176ID3, 564ID4 i 564ID5 jest to samo okablowanie pinów wejściowych i wyjściowych o tej samej nazwie.

——————————————-

Mikroukład KR1561ID6
Jedna obudowa mikroukładu zawiera dwa niezależne dekodery BCD dla dwóch wejść i czterech wyjść. Każdy dekoder wyposażony jest w wejście bramkujące.

Poziomy aktywnych wejść i wyjść są wysokie, a wejścia bramkowane są niskie. Przy „0” na wejściu S działa dekoder (na wyjściu pojawia się dziesiętny odpowiednik kodu wejściowego), przy „1” - wszystkie wyjścia są ustawione na „0”.

Mikroukład KR1561ID7
Kompletny analog KR1561ID6 pod względem okablowania i algorytmu działania, ale na wyjściach obu dekoderów zainstalowane są falowniki (aktywny poziom wyjściowy jest niski).

Ze względu na obecność odwróconych wyjść, mikroukład idealnie nadaje się do sterowania większością dekoderów CMOS, gdy są one połączone kaskadowo. Na poniższym rysunku w obwodzie sterującym grupy K561ID1 zastosowano jeden dekoder mikroukładu KR1561ID7, co umożliwiło zbudowanie dekodera z 32 wyjściami tylko w pięciu przypadkach.

Aby zbudować kompletny dekoder na 8 wyjść do mikroukładu KR1561ID6 (kod wyjściowy - bezpośredni) lub KR1561ID7 (kod wyjściowy - odwrotny), wystarczy dodać tylko jeden falownik:

——————————————-

Sposób na zwiększenie liczby wyjść dekodera

Rozważ sposób na zwiększenie liczby wyjść dekodera. Załóżmy, że mamy do dyspozycji kompletne (liczba wyjść wynosi 2n dla n wejść informacyjnych) dekodery typu 2>4 (dwa wejścia - cztery wyjścia). Konieczne jest zbudowanie dekodera, który ma 4 wejścia informacyjne i 16 wyjść, czyli dekoder typu 4>16.

Przykład budowy takiego dekodera i symboliczne oznaczenie mikroukładu realizującego taki dekoder przedstawiono na rysunku 6.

W zależności od stanów sygnałów x3 i x2, jeśli na wejściu jest zezwolenie na pracę E dekodera DD1, na jednym z czterech wyjść tego dekodera tworzona jest jednostka. Prowadzi to do tego, że tylko jeden z dekoderów wyjściowych zareaguje na kombinację sygnałów na wejściach x0 i x1. Tylko wybrany dekoder wygeneruje jednostkę na jednym ze swoich wyjść, której liczbę określają sygnały x0 i x1.

Załóżmy na przykład, że wejścia x3x2x1x0 zawierają liczbę 1011. Wejścia x3x2 zawierają kombinację 10, która odpowiada liczbie dziesiętnej 2.

Rysunek 6 Sposób implementacji złożonego dekodera i jego symbol

W konsekwencji na wyjściu 2 dekodera DD1 powstaje aktywny sygnał równy jedności. Tylko dekoder DD4, który akceptuje aktywny poziom na wejściu E, będzie mógł działać. Na wejściach x1x0 znajduje się liczba 11, która w postaci dziesiętnej odpowiada liczbie 3. Na trzecim wyjściu wybranego dekodera DD4 zostanie utworzona jednostka, czyli sygnał aktywny. Zero będzie obecne na pozostałych wyjściach wybranego dekodera w taki sam sposób jak na wyjściach niewybranych dekoderów DD2, DD3, DD5. Oznacza to, że tylko na wyjściu y11 jest aktywny sygnał. Jeśli przetłumaczymy podaną liczbę dwójkową 1011 na system dziesiętny, to otrzymamy numer wybranego wyjścia w systemie dziesiętnym: 11. Procedura translacji Liczba binarna biorąc pod uwagę wagi cyfr, proponuje się poniżej.

10112=23+21+20=1110.

Zasada działania dekodera 4 wejścia 16 wyjść

Rysunek 7 Schemat dekodera 4 x 16

W przypadku logiki 1 wejście aktywujące będzie również miało logikę 1. Gdy wejście aktywujące jest aktywowane, to znaczy, gdy E = 0, na wyjściu dekodera pojawia się logiczne 0, którego liczba odpowiada ekwiwalentowi dziesiętnemu liczby binarnej podawanej na wejścia informacyjne. Ze względu na obecność wejścia zezwolenia, wymiary dekoderów można zwiększyć. Tak więc za pomocą 5 dekoderów 2x4 można zbudować dekoder 4 x 16 (rys. 7).

Nietrudno zrozumieć zasadę działania takiego schematu. Tak więc, gdy na wejście zostanie podana liczba 0100 (dwójkowy odpowiednik liczby dziesiętnej 4) i gdy E = 0, logiczne 0 pojawi się tylko na drugim (górnym) wyjściu dekodera DC 1, a wszystkie inne wyjścia będą być logiczne 1. To aktywuje tylko dekoder DC3 i tylko jego górne wyjście zostanie aktywowane (pojawi się logiczne 0), co będzie odpowiadać dziesiętnemu 4. Po podaniu liczby 1111 na wejście zostanie uruchomiony dekoder DC5 a na jego dolnym wyjściu pojawi się logiczne 0, co będzie odpowiadać liczbie dziesiętnej 15.

Tabela prawdy dekodera 4 wejścia 16 wyjść.

3. Schemat funkcjonalny, konwencjonalne oznaczenie graficzne i tablica prawdy kompletnego dekodera dla 3 wejść.

4. Dekodery liniowe: funkcja przełączania, UGO i obwód.

5. Dekodery piramidalne: funkcja przełączania, UGO i obwód.

6. Wielostopniowe dekodery prostokątne: funkcja przełączania, UGO i obwód.

7. Taktowane i zintegrowane dekodery.

Dekoder jest kombinowaną jednostką operacyjną, która przekształca słowo wejściowe na sygnał na jednym ze swoich wyjść.

Zatem dekoder jest węzłem, w którym każda kombinacja sygnałów wejściowych odpowiada obecności sygnału na jednym z wyjść.

Rysunek 4 przedstawia schemat funkcjonalny dekodera z n wejściami i 2 n -1 wyjściami.

Technika syntezy dekodera

Warunki pracy dekodera dla dwóch wejść można przedstawić za pomocą tabeli prawdy (tabela 3). Liczba wyjść takiego dekodera to m = 2 2 = 4.

Funkcje przełączania dla wyjść dekodera zgodnie z tą tabelą prawdy są opisane w następujący sposób:

Przekształcamy wyrażenia (4) do implementacji w bazie NAND:

Warunkowe obrazy dekodera używanego w budownictwie schematy funkcjonalne, pokazano na Fig. 7, gdzie a jest ogólnym oznaczeniem dekodera; b - oznaczenie dekodera macierzowego. Wejścia dekodera oznaczone są liczbami dziesiętnymi reprezentującymi wagi binarne, wyjścia - obrazami dziesiętnymi odpowiednich kombinacji kodów.

Oznaczenie dekoderów: 155 ID 1, 555ID 6 itd.

3. Analiza działania scramblera

Cel i zasada działania enkoderów.

Rozpatrzenie sprawy odbywa się poprzez rozmowy kwalifikacyjne z praktykantami z ich miejsc i przy tablicy zgodnie z następującym planem:

Wizyta, umówione spotkanie

Tabela prawdy

Metody syntezy obwodów

Przykłady najprostszych schematów

Pytania skierowane do stażystów

szyfratory:

1. Cel, logika działania i klasyfikacja scramblerów.

2. Schemat funkcjonalny, konwencjonalne oznaczenie graficzne i tablica prawdy enkodera dla n wejść.

3. Schemat funkcjonalny, konwencjonalne oznaczenie graficzne i tabela prawdy enkodera dla 4 wejść.

4. Synteza scramblerów w różnych bazach.

5. Zasady budowania szyfratorów priorytetów.

Mieszaniec jest jednostką funkcjonalną komputera cyfrowego i jest przeznaczony do konwersji jednolitego kodu (kodu, w którym tylko jedna zmienna przyjmuje pojedynczą wartość) na pewien (binarny) kod pozycyjny.

Innymi słowy, scrambler wykonuje funkcje przeciwne do funkcji deszyfratora.

Kompletny enkoder ma 2 m wejść i m wyjść. W tym przypadku, jeżeli do jednego z obwodów wejściowych enkodera doprowadzony zostanie sygnał wejściowy, to na jego wyjściach powstaje słowo odpowiadające numerowi wzbudzanego obwodu.

Synteza równoważnego kodera

Niech m = 2, to liczba wejść enkodera wynosi cztery. Tabela działania takiego enkodera będzie wyglądać następująco (Tabela 4).

Jak zauważono w paragrafie 3.2, urządzenia cyfrowe dzielą się na kombinowane i sekwencyjne. Urządzenia kombinowane obejmują te urządzenia cyfrowe, których sygnały wyjściowe zależą tylko od aktualnej wartości sygnałów wejściowych. Urządzenia te, w przeciwieństwie do sekwencyjnych, nie posiadają pamięci. Po zakończeniu procesów przejściowych w tych urządzeniach na ich wyjściach ustawiane są wartości wyjściowe, na które nie ma wpływu charakter procesów przejściowych.

Każdy kompleks urzadzenie cyfrowe można podzielić na kombinacyjną część, która wykonuje operacje logiczne i elementy pamięci. W zasadzie część kombinowaną można wykonać na bramki logiczne jednak jest to zbyt skomplikowane i drogie. O wiele łatwiej jest użyć do tego gotowych urządzeń kombinowanych. Główne urządzenia kombinowane to dekodery, enkodery, multipleksery (dystrybutory), demultipleksery i sumatory.

Dekodery

Dekoder (dekoder ) – jest to urządzenie kombinacyjne zdolne do rozpoznawania liczb reprezentowanych przez pozycyjny n-cyfrowy kod. Jeżeli na wejściu dekodera „jest bitowy kod binarny, to na jego wyjściu jest kod” 1 z Ν". W kombinacji kodowej tego kodu tylko jedna pozycja jest zajęta przez jeden, a cała reszta to zero. Na przykład kod „1 z Ν", zawierające 4 słowa kodowe będą reprezentowane w następujący sposób:

Ten kod nazywa się jednolity, dlatego dekoder jest pozycyjnym konwerterem kodu binarnego na jednolity. Ponieważ możliwa liczba liczb zakodowanych w n-bitowej binarnej jest równa liczbie zestawów i argumentów (N = 2”), to dekoder z n wejściami musi mieć 2n wyjść. Taki dekoder nazywa się kompletnym. Jeśli niektóre zestawy wejściowe nie są używane, to dekoder nazywany jest niekompletnym, a jego liczba wyjść jest mniejsza niż 2n. Zatem w zależności od wejściowego kodu binarnego tylko jeden z obwodów wyjściowych jest wzbudzany na wyjściu dekodera, po numerze którego można rozpoznać numer wejściowy.

Dekodery służą do odszyfrowywania adresów urządzeń pamięci masowej, wyświetlania liter i cyfr na monitorach, wskaźnikach i innych urządzeniach. Najczęściej są one osadzone w LSI, jak np. w półprzewodnikowych urządzeniach pamięci, ale są też dostępne w postaci układów scalonych o średnim stopniu integracji.

Zilustrujmy implementację dekoderów na przykładzie kompletnego dekodera dla liczb trzycyfrowych. Tabela prawdy dekodera została przedstawiona w tabeli. 3.5.

Tabela 3.5

Jak widać, każde wyjście x i jest równe jeden tylko na jednym zestawie, dlatego działanie dekodera jest opisane ośmioma funkcjami - zgodnie z liczbą wyjść dekodera, z których każde jest koniunkcją (I) trzech argumentów:

Schemat trzybitowego pełnego dekodera pokazano na ryc. 3.12. Aby wdrożyć jedną funkcję tak i, potrzebny jest jeden trzywejściowy łącznik. Ponieważ wejścia sprzęgieł zawierają zarówno bezpośrednie, jak i odwrotne wartości argumentów, w obwodzie dekodera potrzebne są trzy falowniki (patrz ryc. 3.12, a).

Ryż. 3.12.

a – schemat logiczny; b - konwencjonalne oznaczenie dekodera z wejściami synchronizacji i rozdzielczości

Często dekodery są wykonywane z kontrolowaną synchronizacją, w której deszyfrowanie kodu będzie wykonywane podczas przyłożenia impulsu synchronizującego odbieranego na wejściu Z, tylko pod warunkiem, że przy wejściu RU podawany jest pojedynczy sygnał zezwolenia (patrz rys. 3.12, b). Aby zrealizować taki warunek, wymagane są łączniki z czterema wejściami, z których czwarte wejście odbiera sygnał zezwolenia. Ten sygnał jest generowany przez dwuwejściowy łącznik, gdy sygnały się pokrywają Z oraz PL.

Liczba styków w standardowym przypadku nieskomplikowanego układu scalonego jest ograniczona (14, 16 lub 24), dlatego dekodery produkowane w postaci układów scalonych mają niewielką szerokość bitową kodu wejściowego (trzy, rzadko cztery). Na przykład w 16-pinowej obudowie można umieścić tylko trzybitowy pełny dekoder. W przypadku konieczności stworzenia dekodera o większej głębi bitowej stosuje się kaskadowe połączenie dekoderów o małej szerokości bitowej.

Przykład 3.1. Załóżmy, że na podstawie dekoderów trzybitowych konieczne jest utworzenie dekodera pięciobitowego (ryc. 3.13).

Ryż. 3.13.

Rozwiązanie. Dekoder pięciobitowy powinien mieć 25 = 32 wyjścia. Podziel pięć cyfr na najmniej znaczące x 2, x 1, x 0 i starsze x 4, x 3. Następnie najmniej znaczące można zastosować na wejściach czterech 3-bitowych dekoderów drugiego stopnia i utworzyć 8 4 = 32 wyjścia. Korzystanie z wejść uprawnień ΕΝ, można wybrać jeden z czterech dekoderów drugiego stopnia, na których ma powstać pojedynczy sygnał. W tym celu dwa najbardziej znaczące bity zostaną podane na wejścia dekodera sterującego pierwszego stopnia, a jego wyjścia zostaną połączone z wejściami zezwalającymi ΕΝ dekodery pierwszego etapu.

Niech na przykład kod wejściowy to 11011 = 2710. Ponieważ najbardziej znaczące bity to „11”, dekoder sterujący umożliwi działanie czwartego dekodera drugiego stopnia. W takim przypadku na wyjściach pierwszych trzech dekoderów będą zera, a na wyjściu „3” czwartego dekodera, tj. F 27 będzie logiczne.

Dekodery są szeroko stosowane w systemach sterowania procesy technologiczne... Wiele siłowników, takich jak silnik elektryczny, siłownik oparty na elektromagnesie, można sterować za pomocą zaledwie dwóch poleceń: „włącz” i „wyłącz”. W takim przypadku wygodnie jest, aby polecenie „włącz” skojarzyło logiczną „1”, a polecenie „wyłącz” - logiczną „1”. Do sterowania takimi urządzeniami stosuje się kody unitarne, w których każdy bit jest sztywno powiązany z konkretne urządzenie... Liczba sterowanych urządzeń może wynosić kilkadziesiąt, a dekoder musi mieć odpowiednią liczbę wyjść.

Na ryc. 3.14 przedstawia obwód sterowania ośmioma urządzeniami wykonawczymi oparty na dekoderze. Obwód zawiera osiem podobnych obwodów, które włączają / wyłączają siłownik. Stan siłownika jest ustalany przez element pamięci, który jest najczęściej używany jako wyzwalacz (patrz paragraf 3.9). Wejście górne włącza element, a dolne wyłącza. Sygnał określający stan włączenia lub wyłączenia jest podawany do odpowiednich obwodów AND (górnego lub dolnego) wszystkich elementów pamięci, ale sygnał ten jest odbierany tylko przez element wybrany przez dekoder. W tym celu obwód sterujący wraz z sygnałami ON/OFF jest jednocześnie zasilany kodem, który dociera do dekodera i określa numer urządzenia wykonawczego. Sygnał z wyjścia elementu pamięci jest wzmacniany i wchodzi do obwodu przełączającego siłownika. Tutaj można zainstalować izolację galwaniczną transoptora (patrz paragraf 2.10), przekaźnik elektromagnetyczny zapewniający wysokie napięcie przełączania, na przykład = 220 V, rozrusznik elektromagnetyczny, który dostarcza napięcie trójfazowe do silnika elektrycznego.

Ryż. 3.14.

szyfry

Koder – Jest to urządzenie kombinowane, które wykonuje odwrotne funkcje dekodera. W przypadku podania sygnału na jedno z jego wejść (kod jednostkowy), na wyjściu należy utworzyć odpowiedni kod binarny.

Jeżeli liczba wejść enkodera jest równa 2n, to oczywiście liczba wyjść powinna być równa P, tych. liczba bitów kodu binarnego, który może zakodować 2” sytuacje.

Zilustrujmy syntezę obwodu enkodera dla P = 3. Tabela prawdy ma postać podaną w tabeli. 3.6.

Tabela 3.6

Działanie enkodera opisują trzy funkcje w 3, w 2, tak 1, z których każdy jest równy jeden na cztery zestawy (numer zestawu odpowiada numerowi wejścia). Funkcje wyjściowe SovDNF są takie same:

Trzy funkcje są realizowane przez trzy dysjunctory (ryc. 3.15), na których wyjściach tworzony jest trzybitowy kod binarny.

Ryż. 3.15.

Co więcej, argument x 0 nie jest zawarte w żadnej funkcji logicznej i magistrali x 0 pozostaje niewykorzystane. Rzeczywiście, sygnał wejściowy x0 musi odpowiadać kodowi „000”, który nadal będzie na wyjściu kodera, jeśli wszystkie inne argumenty są równe zeru.

Oprócz konwencjonalnych scramblerów są też kodery priorytetowe. Te szyfratory wykonują bardziej złożoną operację. W trakcie eksploatacji komputerów i innych urządzeń często rozwiązywany jest problem ustalenia priorytetu zgłaszającego się do serwisu. Kilku konkurentów zgłasza swoje zgłoszenia serwisowe, których nie można spełnić w tym samym czasie. Musisz wybrać, komu przysługuje usługa priorytetowa. Najprostszym wariantem zadania jest nadanie stałego priorytetu każdemu źródłu żądań. Na przykład grupa ośmiu próśb r 7, ..., r 0 (r - z angielskiego. wniosek - żądanie) jest uformowane tak, że źródło numer siedem ma najwyższy priorytet, a następnie priorytet maleje z numeru na numer. Najniższy priorytet ma źródło pocisku — zostanie on obsłużony tylko wtedy, gdy nie będzie żadnych innych żądań. W przypadku kilku żądań w tym samym czasie obsługiwane jest żądanie o najwyższym numerze.

Enkoder priorytetowy generuje na wyjściu liczbę binarną głównego żądania. Jeśli jest tylko jedno wejście wzbudzone, enkoder priorytetowy działa tak samo jak binarny. Dlatego w szeregu układów scalonych może brakować enkodera binarnego jako niezależnego elementu. Jego tryb pracy jest szczególnym przypadkiem enkodera priorytetowego.