Дешифратор (декодер) – кіріс сигналдарының белгілі комбинациялары шығыстардың бірінің белсенді күйіне сәйкес келетін бірнеше кірісі мен шығысы бар комбинациялық құрылғы. Декодерлер екілік немесе BCD кодын унитарлық кодқа түрлендіреді. Егер декодер болса nкірістер, мсодан кейін кіріс айнымалыларының барлық мүмкін жиындарын шығарады және пайдаланады м = 2 n. Мұндай дешифратор толық деп аталады. Егер жиынтықтардың бір бөлігі ғана пайдаланылса, онда мұндай дешифратор толық емес деп аталады. Декодерлер әртүрлі сандық құрылғыларға қол жеткізу қажет болғанда қолданылады, ал құрылғы нөмірі (оның мекенжайы) екілік кодпен көрсетіледі. Декодер кірістері (мекен-жай кірістері) жиі сериялық нөмірлермен емес, екілік цифрлардың салмақтарына сәйкес нөмірленеді, яғни 1, 2, 3, 4 емес, 1, 2, 4, 8.

Декодердің жұмысын оның әрбір шығысымен өңделетін функциялар тізімін көрсету арқылы ресми түрде сипаттауға болады. Ы мен. Сонымен, 3–8 декодерлері үшін:

Ы o = ; Ы 1 =
;Ы 2 =
; Ы 3 =
; ... Ы 7 =а 4 а 2 а 1 .

Дешифратордың кірістері мен шығыстарының саны келесідей көрсетіледі: декодер 3–8 («үштен сегізге дейін» оқыңыз); 4–16; 4–10 (бұл толық емес декодер). Осы сегіз өрнектің сегіз үш кіріс элементі ЖӘНЕ (10.7-сурет) көмегімен жүзеге асырылуы құрылымдағы сызықтық деп аталатын ең қарапайым дешифраторды береді.

а б

Күріш. 10.7. Декодер 3-8: а- шартты белгі; б- құрылым

Жалпы жағдайда оның жабдықтарының негізгі бөлігі м n-кіріс элементтері I. Сонымен қатар, әдетте жабдыққа жатады nкіріс айнымалы инверторлар және n сигнал көзінің жүктеме коэффициентін біреуге дейін төмендететін буферлік кіріс күшейткіштері.

Декодерлерде жиі қосу кірісі болады Е.И. Сағат Е.И = 1 декодер әдеттегідей жұмыс істейді, бірақ қашан Е.И= 0 барлық шығыстар белсенді емес деңгейлерге орнатылған.

Кіру Е.ИЖӘНЕ-нің барлық элементтеріне әсер етеді.Тізбекте (10.8-сурет) әсер кіріс кодының бір разрядының тікелей және кері кірістері арқылы жүзеге асады (ЖӘНЕ қосымша элементтері арқылы). Бұл жағдайда ЖӘНЕ элементтерінің кірістерінің саны өзгермейді, бірақ дешифратордың жұмысына қосымша кідіріс енгізіледі. Тізбекте (10.9-сурет) кідіріс енгізілмейді, бірақ бұл жерде ЖӘНЕ элементтерінің кіріс саны көбірек болады.

Рұқсат етілген енгізу Е.Икөбінесе керісінше орындалады. Қосылатын кірісі бар декодер кейде белгілеудің орнына декодер-демультиплексор деп аталады. DCбелгіні қолданыңыз DX. Себебі кіріс Е.Икейде ақпараттық (демультиплексорлардағы сияқты) ретінде пайдаланылады.

Күріш. 10.8. Түзу сызық арқылы рұқсат және сурет. 10.9. Ажыратымдылық арқылы

цифрлардың бірінің кері кірістері ЖӘНЕ элементтерінің қосымша кірістері

Кіру Е.Иадрестік кеңістікті кеңейту мақсатында дешифраторлардың ағаш тәрізді (каскадты) сұлбаларын құруда қолданылады. Бұл жағдайда барлық мекенжай кеңістігі топтарға бөлінеді. Мекенжайдың ең маңызды биттері ең маңызды биттердің декодеріне беріледі, олардың шығыстары кірістер болып табылады. Е.Иекінші кезеңнің дешифраторларын басқару. Суретте. 10.10 екі сатылы дешифратор 5-32 (бестен отыз екіге дейін) диаграммасын көрсетеді.

Күріш. 10.10. Екі сатылы декодер 5–32

Мекенжайдың ең маңызды екі саны а 16 және а 8 дешифрлеу 2–4 декодермен жүзеге асырылады DC 4, ол кірістерге сәйкес ЕIекінші кезеңнің төрт дешифраторын басқарады. Мекенжайдың LSBs а 4 , а 2 , а 1 екінші кезеңнің барлық декодерлеріне жіберіледі, бірақ кірісте ашық Е.И солардың бірі ғана болып шығады. Ол барлық 32-нің ішінен бірден-бір қызықты нәтижеге ие болады. Мысалы, декодер үшін 01111 кіріс коды DC 4 1 шығысын белсенді етеді. Бұл сигнал екінші сатыдағы декодерді ашады DC 1, а DC 0, DC 2, DC 3 жабық. Дешифраторда DC 7 түйреуіште 1 сигнал пайда болады, ол бүкіл дешифратордың 15-шы шығысына сәйкес келеді. Бұл принцип шығыстардың саны аз дешифратор микросұлбаларынан көптеген шығыстар үшін дешифраторды құру кезінде қолданылады.

Қарастырылған жағдайда 5 разрядты адрес 2 және 3 разрядты екі топқа бөлінді. Бұл дешифратордың құрылымын анықтады. Жалпы жағдайда көп разрядты адресті әртүрлі тәсілдермен топтарға бөлуге болады және олардың әрқайсысында схеманың өз нұсқасы болады. Опциялар кідіріс және аппараттық құралдар құны бойынша ерекшеленеді. Осылайша, берілген элементтер қатарында оңтайлы құрылымды таңдау мәселесін қоюға болады.

Суретте. 10.11 екі сатылы дешифратор 4-16 көрсетілген, оның екінші сатысы тікбұрышты дешифратор схемасы бойынша құрастырылған. Мекенжай биттері екі топқа бөлінеді, олардың әрқайсысы бір-бірінен тәуелсіз бірінші кезеңнің өзіндік дешифраторымен декодталады. DC 0 және DC 1. Енгізілетін айнымалы мәндердің кез келген комбинациясы үшін тордың бір жолы мен бір бағанасы таңдалады, олардың түйіндерінде екінші кезеңнің ЖӘНЕ элементтері (екінші каскад) орналасқан. Нәтижесінде әрбір кіріс жиыны оған сәйкес бір ЖӘНЕ элементінің шығысын қоздырады.Мұндай ЖӘНЕ элементтер торын тікбұрышты немесе матрицалық дешифратор деп атайды.

Күріш. 10.11. Матрицалық декодер

Мекенжай биттерін арасына бөліңіз DC 1 және DC 2 мүмкіндігінше тең болуы керек. Екінші кезеңнің тіктөртбұрышы шаршыға неғұрлым жақын болса, соғұрлым оның жолдары мен бағандарының қосындысы, ЖӘНЕ шығыс элементтерінің бірдей саны үшін, яғни бірінші кезеңнің дешифраторларының шығыстарының саны аз болады. Бұдан шығатыны, екінші кезеңде шаршы матрицаны қолдану бірінші кезеңде ең қарапайым дешифраторларды қолдануға мүмкіндік береді және осылайша бүкіл дешифратордың жұмысындағы жалпы кідірісті азайтуға мүмкіндік береді.

кіріс ретінде Е.И (Е) барлық екі сатылы дешифратордың бірінші сатыдағы дешифраторлардың тек біреуінің қосу енгізуін пайдалану ыңғайлы. Бұл барлық жолдарды немесе барлық бағандарды құлыптайды.

Айта кету керек, шығыстардың үлкен санымен (жүздеген және одан да көп) тікбұрышты декодер жабдық тұрғысынан ең үнемді болып табылады, бұл оны LSI жадысында пайдалануды түсіндіреді. Шығарулардың аз санымен ең үнемді сызықтық дешифратор болып табылады.

Микросұлбалар түрінде шығарылатын дешифраторлардың идентификатор әріптік белгілеулері бар, мысалы, 155ID3, 155ID4. TTL сериясында декодерлердің әдетте инверттелген шығыстары болады, яғни төмен деңгей белсенді. CMOS серияларында шығыс сигналдары жиі белсенді жоғары болады.

Көбінесе дешифратор микросұлбаларында бірнеше қосу кірістері жасалады және олардың қосындысы қосу комбинациясы болып табылады. Бұл ретте дешифраторларды каскадтық принцип бойынша құрастыру және бірінші дешифрлеу каскадын жеке арнайы дешифраторда емес, оны қосу кірістерінің конъюнкторларынан құрастыру арқылы құру ыңғайлы. Суретте. 10.12 декодер 4-ден 32-ге дейін 3-8 декодерлерін көрсетеді. Әрбір чипте екі кері қосу кірісі бар. Таңба және жоғарыдағы таңба ЕI& белгісімен белгіленген кірістер тобының барлық сигналдары сәйкес келсе ғана рұқсат бар екенін білдіреді. Суретте инверсия таңбалары қосу кірістеріндегі екі төмен деңгейдің сәйкестігін көрсетеді.

Бірінші кезеңнің дешифраторы 4 микросұлбаның конъюнкторлары бойынша таратылады. Мұндай шешім – осы кірістерде декодер фрагменттерін жинау үшін ЖӘНЕ операциясы арқылы қосылған бірнеше қосулы кірістерге ие болу, әдетте қазіргі микросұлбаларға тән.

Күріш. 10.12. Бірінші кезеңде қосу енгізулерін пайдаланып мекенжайды декодтау

Тек екі декодер пайдаланылса DC 0 және DC 1, 16 шығыс үшін декодер алуға болады. Бұл жағдайда мекенжайды енгізу а 16 болмайды, ал төменгісі (схема бойынша) декодерлердің кірістерін қосады. DC 0 және DC 1 жерге тұйықталуы керек.

155ID4 декодер тізбегі күріште көрсетілген. 10.13. Оған екі декодер 2–4 кіреді. Әрбір декодер қосылатын кіріс жұбына ие. Бөлімдердің біреуінің бір қосу енгізуі инверттелген. Бұл оны басқа бөлімнің инвертсіз қосу енгізуімен біріктіру және осы жұпты үшінші айнымалыны беру арқылы мүмкіндік береді а 4 , қосу кірісі бар декодер 3-8 сияқты бірдей схеманы пайдаланыңыз Е. Сонымен қатар, бұл микросұлбаны 1 кірістен 4 шығысқа дейін екі демультиплексор ретінде және бір жолдан 8 шығысқа дейін демультиплексор ретінде пайдалануға болады.

Күріш. 10.13. 155ID4 дешифраторының схемасы.

Күріш. 10.14. 155ID1 дешифраторын қосу опциялары

Суретте. 10.14 155ID1 чипін 4-10 немесе 3-8 декодер ретінде пайдалану мүмкіндігін көрсетеді. Ұсынылған схемада барлық төрт кірісті адрестелген ретінде пайдаланған кезде микросұлба 4-10 дешифраторды білдіреді. Егер 8 кіріс қосу кірісі ретінде пайдаланылса, онда чип 3-8 декодер ретінде қызмет етеді. 8 және 9 шығыстары пайдаланылмайды.

Дешифраторлар кіріс сигналдарының демультиплексері ретінде пайдаланылуы мүмкін, ал кодтауышпен бірге олар код түрлендіргіштерін құруда, берілген кіріс кодтарын таңдауда және т.б. Мұндай құрылғыларды іске асыру үшін бағдарламаланатын логикалық массивтер немесе бағдарламаланатын логикалық интегралды схемалар (PLM немесе FPGA) пайдаланылуы мүмкін.

.

Чип K176ID1, K561ID1
Толық емес BCD декодерінде екілік кодты қабылдау үшін 4 кіріс және ондық эквивалент үшін 10 шығыс бар.

Кірістің де, шығыстың да белсенді деңгейі жоғары. Микросұлбаға 8-15 диапазонындағы екілік код қолданылғанда, барлық шығыстарда төмен логикалық деңгей орнатылады (декодтау жүргізілмейді). Микросұлбада стробинг үшін қосымша кірістер жоқ, дегенмен соңғы екі ондық таңбаны құрбан етсеңіз, разряд тереңдігін кеңейту оңай орындалады:

Жоғарыдағы диаграммада кіріс кодының инверттелген ең маңызды биті DD2 үшін строб сигналы ретінде пайдаланылады. Бұл ретте микросұлбалардың 4,5 түйреуіштері (ең маңызды ондық таңбалар 8,9) пайдаланылмайды, ал схема толық 4 разрядты BCD дешифраторы болып табылады.

Келесі суретте дешифраторларды басқару үшін жеке микросхеманы пайдалану есебінен шығыстар саны 64-ке дейін ұлғайтылған (6 байт кіріс коды).

——————————————-

Чип K176ID2
Декодер-түрлендіргіш. Екілік кодты жеті сегментті индикатордың кодына түрлендіруге арналған. Микросұлбада ондық бөлшекті басқаруға арналған схемалар жоқ. Дешифратордың өзінен басқа, микросұлбада ағымдағы деректерді сақтауға мүмкіндік беретін ысырма бар.

Оның төрт таңбалы деректер кірісі және жеті сегментті цифрлық индикаторды қосуға арналған жеті шығысы бар. Кіріс пен шығыстың белсенді деңгейлері жоғары, бірақ қажет болған жағдайда оларды S қызмет көрсету кірісіндегі сигналмен инверсиялауға болады. Бұл кірісте деңгей төмен болғанда, S бойынша «1» болғанда белсенді шығыс сигналы жоғары болады. төмен. Бұл сандық матрицаларды жалпы анодпен де, жалпы катодпен де қосымша инверторларсыз қосуға мүмкіндік береді. Тағы біреу қызметкерлердің кіруі K матрицаны басқаруға қызмет етеді. K кірісіндегі «0» дисплейді қосады, «1» матрицаны сөндіреді.

Ал үшінші қызметтік кіріс С дешифратор кірісіне келетін ақпаратты бекіту үшін қызмет етеді. Сағат жоғары деңгейС-де сигнал дереу шифрдан шығарылады және индикаторға беріледі. Ол «0» күйіне өзгертілгенде, кіріс коды C кірісіндегі деңгей қайтадан жоғарылағанша кіріс өзгерістеріне қарамастан бекітіледі және көрсетіледі. Есте сақтау жоғары деңгейдің төмендеуі кезінде орын алады.

K176ID2 микросхемасының шығыс кілттері токтарға төтеп бере алады қысқа тұйықталуқоректендіру кернеуінің деңгейіне (мА) сандық түрде тең және сондықтан қосымша ток күшейткіштерінсіз тікелей жарықдиодты индикаторларға (мысалы, AL305, ALS324, ALS321) жүктелуі мүмкін.

Чип K176IDZ
Істіктердің орналасуы және жұмыс алгоритмі бойынша K176ID2 толық аналогы. Айырмашылық ашық ағызу схемасына сәйкес жасалған шығыс кілттерінде жатыр. Бұл дешифратордың шығысына олардың қуат көзі үшін салыстырмалы түрде жоғары кернеуді (15 В-қа дейін) қажет ететін флуоресцентті индикаторлардың анодтарын тікелей қосуға мүмкіндік береді. Микросұлбаны осындай көрсеткіштермен бірге пайдаланған кезде S қызмет көрсету кірісіне журнал тапсырылуы керек. «0».

——————————————-

Чип 564ID4
Декодер-түрлендіргіш. Екілік кодты жеті сегментті (СКД қоса алғанда) индикатордың кодына түрлендіруге арналған. Ондық бөлшекті басқаратын тізбектер жоқ.

K176ID2-ден негізгі айырмашылығы - 15 В-қа дейінгі кернеулерге төтеп бере алатын шығыс қосқыштарын қуаттандыруға арналған үшінші шығыстың болуы СКД-ның фазаға қарсы қоректенуіне арналған арнайы күшейткіш бар (кіріс S, шығыс P). IZHKTs1-1/18 СКД индикаторын қосу мысалында оның жұмысын толығырақ қарастырайық.

Декодердің өзі, құрылғының барлық алдыңғы құрамдас бөліктері сияқты, 5 В кернеумен қоректенеді делік (16 түйреуіш), ал СКД индикаторы амплитудасы 15 В болатын айнымалы кернеуді қажет етеді. СКД-ны қуаттандыру үшін біз келесідей әрекет етеміз. мынадай: біз 15 В 7 түйреуішке (үшінші қуат түйреуіш) және 6 түйреуішке (S кірісіне) TTL деңгейі сигналын (5 В) және 100 Гц жиілігін береміз. Бұл сигнал инверсиясыз 1 түйреуішке (P P) өтеді, бірақ оның амплитудасы 15 В кернеуге дейін артады.

Белсенді деңгейдегі бірдей сигнал (лог.1) дешифратордың шығысындағы сигналдарды түрлендіреді (176ID2,3-ке ұқсас). Микросұлбаның шығыс пернелері 15 В көзден қоректенетіндіктен, олардағы деңгей 100 Гц жиілікте 0-ден 15 В-қа дейін, ал антифазада Р сигналымен өзгереді.Осылайша айнымалы кернеу болады. көрсеткіштің белсенді сегменттерінде, ал белсенді емес сегменттерінде 0.

Айта кету керек, декодер аяқталған - яғни. 0-ден 9-ға дейінгі сандарды ғана емес, сонымен қатар «L», «H», «P», «A», «-» таңбаларын 10-14 екілік кодын көрсетуге қабілетті. 15 коды барлық сегменттерді өшіреді.

Микросұлбаның негізгі мақсаты СКД индикаторын басқару болса да, оның шығыс қуаты жарық диодты матрицаны тұтандыруға жеткілікті (қоректену кернеуі 10 В дейін - тіпті токты шектейтін резисторларсыз). S кірісіндегі деңгейді өзгерту арқылы матрицаларды жалпы анодпен де, жалпы катодпен де қуаттандыруға болады. R шығысы пайдаланылмайды.

——————————————-

564ID5 чипі
Декодер 564ID4-тен P шығысының жоқтығымен ерекшеленеді және K176ID2-ге ұқсас төрт разрядты ысырмаға ие.

Регистр С кірісімен бақыланады: «1» - кодтың дешифраторға, содан кейін индикатор сегменттерін қосуға арналған шығыстарға тікелей өтуі, «0» - дисплейге арналған ақпаратты қысу. Бұл режимде микросұлба кірістегі екілік кодтың өзгеруіне жауап бермейді. С кірісіндегі деңгей төмендегенде ақпарат бекітіледі.

K176ID2, K176ID3, 564ID4 және 564ID5 декодерлерінің қызықты ерекшелігі - аттас кіріс және шығыс түйреуіштердің бірдей сымдары.

——————————————-

KR1561ID6 чипі
Бір чип пакетінде екі кіріс және төрт шығыс үшін екі тәуелсіз BCD декодері бар. Әрбір декодер строб кірісімен жабдықталған.

Белсенді кіріс және шығыс деңгейлері жоғары, қақпа кірісі төмен. S кірісінде «0» болғанда дешифратор жұмыс істейді (шығыста кіріс кодының ондық эквиваленті пайда болады), «1» болғанда – барлық шығыстар «0» мәніне орнатылады.

KR1561ID7 чипі
Сымдар мен жұмыс алгоритмі бойынша KR1561ID6 толық аналогы, бірақ екі декодердің шығыстарында инверторлары бар (белсенді шығыс деңгейі төмен).

Төңкерілген шығыстардың болуына байланысты чип CMOS декодерлерінің көпшілігін каскадты болған кезде басқаруға өте ыңғайлы. Төмендегі суретте K561ID1 тобының басқару тізбегінде KR1561ID7 чипінің бір декодері пайдаланылады, бұл бес жағдайда 32 шығысы бар декодерді құруға мүмкіндік берді.

KR1561ID6 чипіне (шығыс коды - тікелей) немесе KR1561ID7 (шығыс коды - кері) 8 шығысқа арналған толық декодерді құру үшін бір инверторды қосыңыз:

——————————————-

Декодер шығыстарының санын көбейту әдісі

Декодер шығыстарының санын көбейту жолын қарастырыңыз. Бізге толық (шығыс саны n ақпараттық кіріспен 2n) 2 > 4 типті декодерлерді (екі кіріс – төрт шығыс) берейік. 4 ақпараттық кірісі және 16 шығысы бар дешифраторды, яғни 4>16 типті дешифраторды құру қажет.

Мұндай дешифраторды құру мысалы және осындай дешифраторды жүзеге асыратын микросұлбаның символы 6-суретте көрсетілген.

x3 және x2 сигналдарының күйлеріне байланысты, егер кірісте DD1 дешифраторының жұмыс істеу рұқсаты Е болса, осы дешифратордың төрт шығысының бірінде блок құрылады. Бұл x0 және x1 кірістеріндегі сигналдардың комбинациясына шығыс декодерлерінің біреуі ғана жауап беретініне әкеледі. Таңдалған декодер ғана оның шығыстарының бірінде біреуін жасайды, олардың саны x0 және x1 сигналдарымен анықталады.

Мысалы, x3x2x1x0 кірістерінде 1011 саны болсын. x3x2 кірістерінде ондық бөлшектегі 2 санына сәйкес келетін 10 комбинациясы бар.

6-сурет Күрделі дешифраторды іске асыру әдісі және оның символы

Демек, DD1 дешифраторының 2 шығысында біреуге тең белсенді сигнал жасалады. Е кірісінде белсенді деңгейді алатын DD4 декодеріне ғана жұмыс істеуге рұқсат етіледі. 11 саны x1x0 кірістерінде бар, ол ондық түрдегі 3 санына сәйкес келеді.Таңдалған DD4 дешифраторының үшінші шығысында бірлік, яғни белсенді сигнал жасалады. Таңдалған дешифратордың қалған шығыстарында таңдалмаған DD2, DD3, DD5 декодерлерінің шығыстары сияқты нөл болады. Яғни, тек y11 шығысында белсенді сигнал болады. Берілген 1011 екілік санын ондық жүйеге аударсақ, ондық жүйедегі таңдалған шығыстың нөмірін аламыз: 11. Тасымалдау процедурасы екілік санцифрлардың салмақтарын ескере отырып, төменде ұсынылады.

10112=23+21+20=1110.

Декодер қалай жұмыс істейді 4 кіріс 16 шығыс

7-сурет 4 x 16 дешифратор тізбегі

Рұқсат кірісінде логикалық 1 болғанда, барлық шығыстарда да логикалық 1 болады.Рұқсат кірісі іске қосылғанда, яғни E = 0 болғанда, осы декодер шығысында логикалық 0 пайда болады, оның саны ондық эквивалентіне сәйкес келеді. ақпараттық кірістерге қолданылатын екілік сан. Рұқсат кірісінің болуына байланысты декодерлердің өлшемін үлкейтуге болады. Сонымен, 5 2x4 дешифраторды пайдаланып, 4 x 16 дешифраторын құрастыруға болады (7-сурет).

Мұндай схеманың жұмыс принципін түсіну қиын емес. Сонымен, 0100 саны енгізілгенде (ондық санның екілік эквиваленті 4) және E = 0 кезінде логикалық 0 DC 1 дешифраторының екінші (жоғарғы) шығысында ғана пайда болады, ал қалған барлық шығыстарда логикалық 1 болады. Бұл тек DC3 дешифраторын белсендіреді және оның тек жоғарғы шығысы іске қосылады (логикалық 0 пайда болады), ол ондық 4 санына сәйкес келеді. оның төменгі шығысы, ондық 15 санына сәйкес келеді.

Декодер ақиқат кестесі 4 кіріс 16 шығыс.

3. 3 кіріске арналған толық дешифратордың функционалдық диаграммасы, шартты графикалық белгіленуі және ақиқат кестесі.

4. Сызықтық дешифраторлар: коммутациялық функция, UGO және схема.

5. Пирамидалық дешифраторлар: коммутациялық функция, UGO және схема.

6. Көп сатылы тікбұрышты типті дешифраторлар: коммутациялық функция, UGO және схема.

7. Сағатталған және біріктірілген дешифраторлар.

Декодер кіріс сөзін оның шығыстарының бірінде сигналға түрлендіретін комбинациялық операциялық түйін болып табылады.

Осылайша, декодер - бұл кіріс сигналдарының әрбір комбинациясы шығыстардың бірінде сигналдың болуына сәйкес келетін түйін.

4-суретте n кіріс және 2 n -1 шығысы бар дешифратордың функционалдық диаграммасы көрсетілген.

Декодер синтезі әдісі

Екі кіріс үшін дешифратордың жұмыс жағдайларын ақиқат кестесімен көрсетуге болады (3-кесте). Мұндай дешифратордың шығыстарының саны m = 2 2 = 4.

Осы ақиқат кестесіне сәйкес декодер шығыстары үшін ауысу функциялары келесі түрде жазылады:

(4) өрнектерді ЖӘНЕ-ЕМЕС негізінде жүзеге асыру үшін түрлендіреміз:

Құрылыста қолданылатын дешифратордың шартты кескіндері функционалдық диаграммалар, 7-суретте көрсетілген, мұндағы a - дешифратордың жалпы белгісі; b – матрицалық дешифратордың белгіленуі. Дешифратордың кірістері екілік салмақтарды білдіретін ондық сандармен, шығыстары сәйкес код комбинацияларының ондық кескіндерімен белгіленеді.

Декодердің белгіленуі: 155 ID 1, 555ID 6 т.б.

3. Кодерлердің жұмысын талдау

Кодерлердің мақсаты мен жұмыс істеу принципі.

Мәселені қарастыру келесі жоспарға сәйкес тыңдаушыларды орындардан және тақтадан сұрау арқылы жүзеге асырылады:

Кездесу

Ақиқат кестесі

Тізбектерді синтездеу әдістері

Ең қарапайым тізбектердің мысалдары

Тыңдаушылармен талқыланған мәселелер

Кодерлер:

1. Кодерлердің мақсаты, жұмыс логикасы және классификациясы.

2. n кіріске арналған кодтардың функционалдық диаграммасы, шартты графикалық белгіленуі және ақиқат кестесі.

3. 4 кіріске арналған кодтардың функционалдық диаграммасы, шартты графикалық белгіленуі және ақиқат кестесі.

4. Әртүрлі негіздегі шифрлағыштардың синтезі.

5. Приоритеттік кодтаушыларды құру принциптері.

Кодер сандық компьютердің функционалды бірлігі болып табылады және біртұтас кодты (тек бір айнымалы бір мән қабылдайтын код) кейбір (екілік) позициялық кодқа түрлендіруге арналған.

Басқаша айтқанда, кодтаушы дешифратордың функцияларына кері функцияларды орындайды.

Толық кодтауыштың 2 м кірісі және m шығысы бар. Бұл жағдайда, егер кодтаушының кіріс тізбектерінің біріне кіріс сигналы берілсе, онда оның шығыстарында қозған тізбектің нөміріне сәйкес сөз түзіледі.

Эквивалентті кодтаушының синтезі

m=2 болсын, онда кодтаушы кірістер саны төрт. Мұндай шифрлағыштың жұмыс кестесі келесі формада болады (4-кесте).

3.2-тармақта атап өтілгендей, цифрлық құрылғылар комбинациялық және дәйекті болып бөлінеді. Аралас құрылғыларға шығыс сигналдары тек кіріс сигналдарының ағымдағы мәніне байланысты болатын осындай цифрлық құрылғылар жатады. Бұл құрылғылардың, дәйекті құрылғылардан айырмашылығы, жады жоқ. Бұл құрылғыларда өтпелі процестер аяқталғаннан кейін олардың шығыстарында өтпелі процестердің табиғаты әсер етпейтін шығыс мәндері орнатылады.

Кез келген кешен сандық құрылғылогикалық операцияларды орындайтын комбинациялық бөлікке және жады элементтеріне бөлуге болады. Негізінде комбинация бөлігін жасауға болады логикалық элементтерДегенмен, бұл тым күрделі және қымбат. Бұл үшін дайын комбинациялық құрылғыларды пайдалану әлдеқайда оңай. Негізгі комбинациялық құрылғыларға дешифраторлар, кодерлер, мультиплексорлар (таратқыштар), демультиплексорлар және сумматорлар жатады.

Декодерлер

Декодер (декодер ) – Бұл позициялық n-разрядты кодпен ұсынылған сандарды тануға мүмкіндік беретін комбинациялық құрылғы.Егер дешифратордың кірісінде «-биттік екілік код болса, онда оның шығысында «1 бастап Ν". Бұл кодтың кодтық комбинациясында тек бір позиция бір орын алады, ал қалғандарының барлығы нөлге тең. Мысалы, «1 of Ν", 4 код комбинациясын қамтитын келесі түрде ұсынылатын болады:

Мұндай код деп аталады унитарлық сондықтан дешифратор позициялық екілік кодты біртұтас кодқа түрлендіргіш болып табылады. n-разрядты екілік кодпен кодталған сандардың ықтимал саны аргументтердің және жиындардың санына тең болғандықтан (N = 2"), онда n кірісі бар дешифратордың 2n шығысы болуы керек. Мұндай дешифратор толық деп аталады. Егер кіріс жиындарының бір бөлігі пайдаланылмаса, онда дешифратор толық емес деп аталады және оның шығыс саны 2n-ден аз. Осылайша, кіріс екілік кодына байланысты дешифратордың шығысында шығыс тізбектерінің біреуі ғана қозылады, оның саны бойынша кіріс нөмірін тануға болады.

Дешифраторлар жад ұяшықтарының адрестерін ашу, мониторларда, индикаторларда және басқа құрылғыларда әріптер мен сандарды көрсету үшін қолданылады. Көбінесе олар, мысалы, жартылай өткізгіш жады құрылғыларында сияқты, LSI-ге енгізілген, бірақ олар интеграцияның орта деңгейіндегі IC ретінде де қол жетімді.

Үш таңбалы сандардың толық дешифраторының мысалын пайдаланып дешифраторларды іске асыруды суреттейік. Дешифратордың ақиқат кестесі Кестеде берілген. 3.5.

3.5-кесте

Көріп отырғаныңыздай, әрбір шығу x i тек бір жиында біреуге тең, сондықтан дешифратордың жұмысы сегіз функциямен сипатталады - дешифратор шығыстарының санына сәйкес, олардың әрқайсысы үш аргументтің конъюнкциясы (логикалық ЖӘНЕ) болып табылады:

Үш разрядты толық дешифратор схемасы күріште көрсетілген. 3.12. Бір функцияны жүзеге асыру үшін ж i, бір үш кірісті конъюнктор қажет. Конъюнкторлардың кірістерінде тура және кері аргументтер бар болғандықтан, дешифратор тізбегінде үш инвертор қажет (3.12-суретті қараңыз, а).

Күріш. 3.12.

а – логикалық диаграмма; б – синхрондау және рұқсат кірістері бар декодердің таңбасы

Көбінесе декодерлер басқарылатын синхрондау арқылы орындалады, онда кодтың шифрын шешу кірісте қабылданған тактілік импульсті беру кезінде орындалады. МЕН, енгізу шартымен ғана KK рұқсат беретін жалғыз сигнал берілді (3.12-суретті қараңыз, б). Мұндай шартты жүзеге асыру үшін төрт кірісі бар конъюнкторлар қажет, олардың төртінші кірісі қосу сигналын алады. Бұл сигнал сигналдар сәйкес болған кезде екі кіріс қосқышы арқылы жасалады МЕН және KK.

Қарапайым IC стандартты корпусындағы контактілер саны шектеулі (14, 16 немесе 24), сондықтан IC түрінде шығарылатын дешифраторлар кіріс кодының шағын өлшеміне ие (үш, жиі төрт). Мәселен, мысалы, 16 істікшелі пакетке тек үш биттік толық декодерді орналастыруға болады. Үлкенірек сыйымдылықтағы дешифраторды жасау қажет болса, сыйымдылығы аз дешифраторлардың каскадты қосылымы қолданылады.

3.1-мысал. Үш разрядты дешифраторлар негізінде бес разрядты дешифратор құру қажет болсын (3.13-сурет).

Күріш. 3.13.

Шешім. Бес разрядты декодерде 25 = 32 шығыс болуы керек. Бес цифрды кіші сандарға бөліңіз x 2, x 1, x 0 және одан жоғары x 4, X 3. Содан кейін кішілері екінші кезеңнің төрт 3-разрядты декодерлерінің кірістеріне қолданылуы мүмкін және 8 4 = 32 шығысты құрайды. Қосу енгізулерін пайдалану ΕΝ, екінші кезеңнің төрт декодерлерінің бірін таңдауға болады, ол бір сигналды құрауы керек. Ол үшін бірінші кезеңнің басқарушы дешифраторының кірістеріне жоғарғы екі разрядты береміз және оның шығыстарын қосулы кірістерге қосамыз. ΕΝ бірінші кезеңнің декодерлері.

Мысалы, кіріс коды 11011 = 2710 тең болсын. Ең маңызды разрядтар «11» болғандықтан, басқарушы декодер екінші кезеңнің 4-ші дешифраторының жұмысына мүмкіндік береді. Бұл жағдайда алғашқы үш дешифратордың шығыстары нөлге тең болады, ал төртінші дешифратордың шығысы «3», яғни. Ф 27 логикалық болады.

Декодерлер басқару жүйелерінде кеңінен қолданылады технологиялық процестер. Көптеген жетектерді, мысалы, электр қозғалтқышы, электромагниттік жетекті тек екі пәрменмен басқаруға болады: «қосу» және «өшіру». Бұл жағдайда «қосу» командасына логикалық «1», ал «өшіру» командасына логикалық «1» қою ыңғайлы. Мұндай құрылғыларды басқару үшін унитарлық кодтар қолданылады, оларда әрбір цифр қатаң байланысты арнайы құрылғы. Басқарылатын құрылғылардың саны бірнеше ондаған болуы мүмкін және дешифраторда шығыстардың сәйкес саны болуы керек.

Суретте. 3.14 дешифратор негізіндегі сегіз жетекті басқару схемасын көрсетеді. Схемада жетекті қосатын/өшіретін сегіз ұқсас схема бар. Атқарушы құрылғының күйі триггер ретінде жиі қолданылатын жад элементімен бекітіледі (3.9-тармақты қараңыз). Жоғарғы кіріс элементті қосады, ал төменгісі оны өшіреді. Қосу немесе өшіру күйін анықтайтын сигнал жадтың барлық элементтерінің сәйкес ЖӘНЕ схемаларына (жоғарғы немесе төменгі) беріледі, бірақ бұл сигнал тек дешифратор таңдаған элементпен қабылданады. Ол үшін ҚОСУ/ӨШІРУ сигналдарымен бірге басқару тізбегі бір уақытта дешифраторға енетін және жетектің нөмірін анықтайтын кодпен қамтамасыз етіледі. Жад элементінің шығысынан сигнал күшейтіліп, жетектің коммутациялық тізбегіне түседі. Мұнда оптикалық гальваникалық оқшаулауды орнатуға болады (2.10-тармақты қараңыз), жоғары коммутациялық кернеуді қамтамасыз ететін электромагниттік реле, мысалы = 220 В, электр қозғалтқышына үш фазалы кернеуді беретін электромагниттік стартер.

Күріш. 3.14.

Кодерлер

кодтаушы – бұл дешифраторға кері функцияларды орындайтын комбинациялық құрылғы. Сигнал оның кірістерінің біріне (унитарлы код) берілгенде шығыста сәйкес екілік код құрылуы керек.

Егер кодтауға кірістер саны 2n болса, онда шығыстар саны анық болуы керек P, анау. 2” жағдайларды кодтай алатын екілік биттердің саны.

үшін кодтаушы тізбегінің синтезін суреттеп көрейік П = 3. Ақиқат кестесі Кестеде көрсетілген пішінге ие. 3.6.

3.6-кесте

Кодердің жұмысы үш функциямен сипатталады сағ 3, ж 2, ж 1, олардың әрқайсысы төрт жиынтықта біреуге тең (жиын нөмірі кіріс нөміріне сәйкес келеді). Шығу функцияларының sovDNF-тері:

Үш функция үш дизъюнктор арқылы жүзеге асырылады (3.15-сурет), оның шығыстарында үш таңбалы екілік код қалыптасады.

Күріш. 3.15.

Сонымен қатар, аргумент x 0 логикалық функциялардың және шинаның ешқайсысына қосылмаған x 0 пайдаланылмай қалды. Шынында да, x0 кіріс сигналы «000» кодына сәйкес болуы керек, егер барлық басқа аргументтер нөлге тең болса, ол әлі де кодтаушының шығысында болады.

Кәдімгі кодтаушылардан басқа, олар да бар басымдықты кодтаушылар. Мұндай кодтаушылар күрделірек операцияны орындайды. Компьютерлер мен басқа құрылғылардың жұмыс істеуі кезінде қызмет көрсетуге басымдық берушіні анықтау мәселесі жиі шешіледі. Бірнеше бәсекелестер бір уақытта қанағаттандырылмайтын қызмет көрсетуге сұраныстарын жібереді. Сізге бірінші кезектегі қызметті кім алатынын таңдау керек. Мәселенің қарапайым нұсқасы - әрбір сұрау көзіне бекітілген басымдықты тағайындау. Мысалы, сегіз сұраудан тұратын топ Р 7, ..., Р 0 (Р - ағылшын тілінен. сұрау – сұрау) жетінші дереккөздің басымдылығы жоғары болатындай етіп құрылады, содан кейін басымдық саннан санға азаяды. Таңбалауыш көзі ең төменгі басымдыққа ие - ол барлық басқа сұраулар болмаған жағдайда ғана қызмет етеді. Бір уақытта бірнеше сұраулар болса, ең көп саны бар сұрауға қызмет көрсетіледі.

Басымдық кодтаушы ең жоғары сұраудың екілік санын шығарады. Бір ғана қоздырылған кіріспен басымдықты кодтаушы екілік код сияқты жұмыс істейді. Сондықтан IC сериясында тәуелсіз элемент ретінде екілік кодтаушы болмауы мүмкін. Оның жұмыс режимі басымдықты кодтаудың ерекше жағдайы болып табылады.