Декодер шығыстарының санын көбейту әдісі

Декодер шығыстарының санын көбейту жолын қарастырыңыз. Бізге толық (шығыс саны n ақпараттық кіріспен 2n) 2 > 4 типті декодерлерді (екі кіріс – төрт шығыс) берейік. 4 ақпараттық кірісі және 16 шығысы бар дешифраторды, яғни 4>16 типті дешифраторды құру қажет.

Мұндай дешифраторды құру мысалы және осындай дешифраторды жүзеге асыратын микросұлбаның символы 6-суретте көрсетілген.

x3 және x2 сигналдарының күйлеріне байланысты, егер кірісте DD1 дешифраторының жұмыс істеу рұқсаты Е болса, осы дешифратордың төрт шығысының бірінде блок құрылады. Бұл x0 және x1 кірістеріндегі сигналдардың комбинациясына шығыс декодерлерінің біреуі ғана жауап беретініне әкеледі. Таңдалған декодер ғана оның шығыстарының бірінде біреуін жасайды, олардың саны x0 және x1 сигналдарымен анықталады.

Мысалы, x3x2x1x0 кірістерінде 1011 саны болсын. x3x2 кірістерінде ондық бөлшектегі 2 санына сәйкес келетін 10 комбинациясы бар.

6-сурет Күрделі дешифраторды іске асыру әдісі және оның символы

Демек, DD1 дешифраторының 2 шығысында біреуге тең белсенді сигнал жасалады. Е кірісінде белсенді деңгейді алатын DD4 декодеріне ғана жұмыс істеуге рұқсат етіледі. x1x0 кірістерінде ондық түрдегі 3 санына сәйкес келетін 11 саны бар.Таңдалған DD4 дешифраторының үшінші шығысында блок, яғни белсенді сигнал жасалады. Таңдалған дешифратордың қалған шығыстарында таңдалмаған DD2, DD3, DD5 декодерлерінің шығыстары сияқты нөл болады. Яғни, тек y11 шығысында белсенді сигнал болады. Берілген 1011 екілік санын ондық жүйеге аударсақ, ондық жүйедегі таңдалған шығыстың нөмірін аламыз: 11. Тасымалдау процедурасы екілік санцифрлардың салмақтарын ескере отырып, төменде ұсынылады.

10112=23+21+20=1110.

Декодер қалай жұмыс істейді 4 кіріс 16 шығыс

7-сурет 4 x 16 дешифратор тізбегі

Рұқсат кірісінде логикалық 1 болғанда, барлық шығыстарда да логикалық 1 болады.Рұқсат кірісі іске қосылғанда, яғни E = 0 болғанда, осы декодер шығысында логикалық 0 пайда болады, оның саны ондық эквивалентіне сәйкес келеді. ақпараттық кірістерге қолданылатын екілік сан. Рұқсат кірісінің болуына байланысты декодерлердің өлшемін үлкейтуге болады. Сонымен, 5 2x4 дешифраторды пайдаланып, 4 x 16 дешифраторын құрастыруға болады (7-сурет).

Мұндай схеманың жұмыс принципін түсіну қиын емес. Сонымен, 0100 саны енгізілгенде (ондық санның екілік эквиваленті 4) және E = 0 кезінде логикалық 0 DC 1 дешифраторының екінші (жоғарғы) шығысында ғана пайда болады, ал логикалық 1-лер барлық басқаларында пайда болады. Бұл тек DC3 дешифраторын белсендіреді және оның тек жоғарғы шығысы іске қосылады (логикалық 0 пайда болады), ол ондық 4 санына сәйкес келеді. 1111 саны енгізілгенде, DC5 декодері іске қосылады және логикалық 0 пайда болады. оның төменгі шығысында, ол ондық 15 санына сәйкес келеді.

Декодер ақиқат кестесі 4 кіріс 16 шығыс.

Дешифраторлар мен шифрлағыштардың функциялары олардың атауларынан түсінікті. Дешифратор кіріс екілік кодты шығыс сигнал нөміріне түрлендіреді (кодты шешеді), ал кодтаушы кіріс сигналының нөмірін шығыс екілік кодқа түрлендіреді (кіріс сигналының нөмірін шифрлайды). Дешифратордың шығыс сигналдарының саны және шифрлағыштың кіріс сигналдарының саны екілік кодтың мүмкін күйлерінің санына тең (дешифратордың кіріс коды және кодтардың шығыс коды), яғни 2 n, мұндағы n. екілік кодтың разрядтық тереңдігі болып табылады (5.1-сурет). Дешифратор микросұлбалары диаграммаларда DC (ағылшын тілінен алынған декодер) әріптерімен, ал кодтаушылардың микросұлбалары - CD (ағылшынша Кодер) әріптерімен көрсетілген.

Күріш. 5.1.Декодер (сол жақта) және кодтаушы (оң жақта) функциялары

Дешифратордың шығысында әрқашан бір ғана сигнал болады және бұл сигналдың саны кіріс кодымен бірегей түрде анықталады. Кодердің шығыс коды кіріс сигналының санымен бірегей түрде анықталады.

Дешифратордың қызметін толығырақ қарастырайық.

Стандартты серияға 4 шығыс (кіріс кодының 2 цифры), 8 шығыс (кіріс кодының 3 цифры) және 16 шығыс (кіріс кодының 4 цифры) үшін дешифраторлар кіреді. Олар сәйкесінше 2–4, 3–8, 4–16 ретінде белгіленеді. Декодер микросұлбалары басқару кірістерінде (шығыс сигналдарын қосу/өшіру), сондай-ақ шығыс түрі бойынша ерекшеленеді: 2C немесе OK. Барлық дешифраторлардың шығыс сигналдары теріс полярлыққа ие. Кіріс коды келетін кірістер көбінесе адрестік кірістер деп аталады. Бұл кірістер 1, 2, 4, 8 деп белгіленеді, мұндағы сан екілік кодтың салмағына сәйкес келеді (1 - ең аз мәнді цифр, 2 - келесі цифр және т.б.) немесе A0, A1, A2, A5. Отандық серияларда дешифраторлық микросұлбалар ID әріптерімен белгіленеді. Суретте. 5.2 ең типтік үш декодер чиптерін көрсетеді.

Күріш. 5.2.Декодер микросхемаларының мысалдары

1, 2, 4, 8 кірістеріндегі код белсенді шығыс нөмірін анықтайды (1 кіріс кодтың ең аз маңызды цифрына сәйкес келеді, 8 кіріс кодтың ең маңызды цифрына сәйкес келеді). C1, C2, C3 рұқсат кірістері ЖӘНЕ функциясына сәйкес біріктірілген және суретте көрсетілген полярлыққа ие. Мысалы, кестеде. 5.1 ID7 дешифраторының ақиқат кестесін көрсетеді (3-8). Сондай-ақ 4–10 декодерлері (мысалы, ID6) бар, олар кіріс кодының барлық мүмкін 16 күйін өңдемейді, бірақ олардың тек алғашқы 10 күйін ғана өңдейді.

Кестенің алғашқы үш жолы шығыс сигналдарының тежелуіне сәйкес келеді. Шығыс ажыратымдылығы C1 кірісінде бір және C2 және C5 кірістерінде нөлдер болады. «Х» таңбасы индиферентті күйді білдіреді берілген кіріс(нөл немесе бір болғаны маңызды емес). Төменгі сегіз жол шығыс сигналдарының рұқсатына сәйкес келеді. Белсенді шығыстың саны (нөлдік сигнал генерацияланатын) 1, 2, 4 кірістеріндегі кодпен анықталады, 1 кірісі кодтың ең аз мәнді цифрына сәйкес келеді, ал 4 кірісі ең маңызды разрядына сәйкес келеді. кодының.

Дешифраторлардың ең типтік қолданылуы дәл кіріс кодтарын декодтауда, ал С кірістері строб, басқару сигналдары ретінде пайдаланылады. Белсенді (яғни нөлдік) шығыс сигналының нөмірі қандай кіріс кодының келгенін көрсетеді. Сандардың көп саны бар кодтың шифрын ашу қажет болса, онда бірнеше дешифратор микросхемаларын біріктіруге болады (мысал 5.3-суретте көрсетілген).

Күріш. 5.3.Декодер биттерінің санын көбейту

Бұл жағдайда кодтың ең маңызды сандары негізгі дешифраторға беріледі, оның шығыстары бірнеше қосымша дешифраторлардың жұмысына мүмкіндік береді. Осы қосымша декодерлердің біріктірілген кірістері кіріс кодының ең аз маңызды биттерімен қамтамасыз етіледі. 2-4 декодерлердің бес микросхемасынан сіз суретте көрсетілгендей 4-16 дешифраторды ала аласыз (бірақ, әрине, дайын чипті алған дұрыс). Сол сияқты, тоғыз 3-8 чипті 6-64 декодерді, ал он жеті 4-16 чипті 8-256 декодерді шығару үшін пайдалануға болады. Дешифраторлардың тағы бір кең тараған қолданылуы берілген кіріс кодтарын таңдау (таңдау) болып табылады. Декодердің таңдалған шығысында теріс сигналдың пайда болуы бізді қызықтыратын код кіріске келгенін білдіреді. Бұл жағдайда кіріс таңдалатын кодтың цифрларының санын алдыңғыға қарағанда көбейту әлдеқайда оңай (5.3-суретті қараңыз). Мысалы, екі чип 4-16 8-биттік кодты таңдауға мүмкіндік береді (5.4-сурет). Суреттегі мысалда он алтылық код 2А (екілік код 0010 1010) таңдалған. Бұл жағдайда бір декодер кодтың төменгі төрт санымен, ал екіншісі жоғары төрт санымен жұмыс істейді. Дешифраторлар олардың біреуі екіншісіне -С1 және -С2 кірістерінде жұмыс істеуге мүмкіндік беретіндей біріктірілген. Декодер шығыстарының механикалық қосқыштарын (қосқыштар, секіргіштер) пайдалана отырып, осы схема таңдаған кодты оңай өзгертуге болады.

Күріш. 5.4.Декодерлерде код таңдау

Декодерлердің тағы бір маңызды қолданбасы - бір кіріс сигналын бірнеше шығысқа ауыстыру. Немесе, басқаша айтқанда, дешифратор бұл жағдайда кіріс сигналдарының демультиплексері қызметін атқарады, бұл әр түрлі уақытта келетін кіріс сигналдарын бір кіріс жолына (мультиплексирленген сигналдар) бөлуге мүмкіндік береді. Бұл жағдайда дешифратордың 1, 2, 4, 8 кірістері кірісті қандай шығысқа жіберу керектігін анықтайтын басқару, адрес ретінде пайдаланылады. осы сәткіріс сигналы (5.5-сурет), ал C кірістерінің бірі берілген шығысқа жіберілетін кіріс сигналының рөлін атқарады. Егер микросұлбада бірнеше стробтық C кірістері болса, қалған C кірістері дешифраторды қосу ретінде пайдаланылуы мүмкін.

Күріш. 5.5.Декодерді демультиплексор ретінде қосу

Күріш. 5.6.Дешифратордың шығыс сигналдарын бекіту

Көрсетудің екінші деңгейінде (уақыт кідірістері бар модель) дешифратордың кідірісі қарапайым логикалық элементтердің кіріс коды үшін шамамен екі есе және шамамен бір жарым есе кешігуінен көп екенін ескеру қажет. строб кірістері үшін. Яғни, егер дешифраторды логикалық элементтерге негізделген схемамен ауыстыруға тырыссаңыз, онда мұндай декодер баяуырақ болады. Кідірістердің нақты мәндерін анықтамалық кітаптардан қарау керек.

Күріш. 5.7. OK шығыстары бар декодердегі орналасу көрсеткіші

OK типті шығыстары бар декодерлер (ID5, ID10) жарықдиодты шамдардағы позиция индикаторларының тізбектерінде ыңғайлы қолданылады. Суретте. 5.7 кодты және стробтарды жеткізуге арналған біріктірілген кірістері бар екі дешифратордан 2-4 тұратын, 3-8 дешифраторын құруды жеңілдететін ID5 чипіндегі осындай көрсеткіштің мысалын көрсетеді. Бұл жағдайда кодтың ең маңызды цифры 2–4 декодерлердің бірін таңдайды (нөл схема бойынша жоғарғы дешифраторға, ал біреуі төменгіге сәйкес келеді). Яғни, бұл жағдайда жанып тұрған жарық диоды саны декодердің кіріс кодына тең болады. Мұндай көрсеткіш позициялық деп аталады.

Күріш. 5.8.Декодер шығыстарын ОКпен біріктіру

OK бар дешифратор микросұлбаларының шығыстары сымды НЕМЕСЕ жүзеге асыру үшін бір-бірімен біріктірілуі мүмкін (5.8-сурет). Біріктірілген шығыстағы нөл шығыстардың кем дегенде біреуі нөлге тең болған кезде болады. Кіріс кодының біркелкі сатылы өсуімен (мысалы, есептегішті пайдалану) бұл шешім шығыс сигналдарының біршама күрделі тізбегін құруға мүмкіндік береді. Рас, әрбір декодер шығысын тек бір шығыс сигналын шығару үшін пайдалануға болады. Бұл мұндай схемалардың мүмкіндіктерін шектейді.

Шифрлағыштар декодерлерге қарағанда әлдеқайда аз қолданылады. Бұл олардың қолдану аясының нақтырақ болуына байланысты. Стандартты сериядағы кодтаушы микросұлбаларды таңдау да әлдеқайда аз. Отандық серияларда кодтауыштардың атауында IV әріптері бар.

Суретте. 5.9, мысалы, IV1 және IV3 екі кодтаушы чиптері көрсетілген. Біріншісінде 8 кіріс және 3 шығыс (кодер 8–3), екіншісінде 9 кіріс және 4 шығыс (кодер 9–4) бар. Барлық кодер кірістері кері (белсенді кіріс сигналдары нөлге тең). Барлық шығыстар да кері болады, яғни кері код қалыптасады. IV1 микросұлбасында 8 ақпараттық кіріс пен шығыс кодының 3 битінен басқа (1, 2, 4) кері рұқсат кірісі -EI, кез келген кіріс сигналының келу белгісінің шығысы -GS және а трансфер шығысы -EO, ол бит тереңдігін арттыру үшін бірнеше кодтауыштарды біріктіруге мүмкіндік береді.

Күріш. 5.9.Чипті кодтаушылар

IV1 шифрлағышының ақиқат кестесі Кестеде келтірілген. 5.2.

Кестеден 1, 2, 4 кодтарының шығыстарында теріс кіріс сигналы келетін кіріс жолының нөмірінің кері екілік коды қалыптасатынын көруге болады. Бірнеше кіріс сигналдарының бір мезгілде алынуы кезінде ең көп саны бар кіріске сәйкес шығыс коды қалыптасады, яғни жоғарырақ кірістер төменгілерге қарағанда басымдыққа ие. Сондықтан мұндай кодтаушы приоритеттік кодтаушы деп аталады. Ешқандай кіріс сигналдары болмаса (кестенің екінші жолы), шығыс коды 111 генерацияланады.Бір сигнал -EI (бірінші жол) шифрлағыштың жұмысын өшіреді (барлық шығыс сигналдары біреуге орнатылады). -GS шығысында нөл кез келген кіріс сигналы келгенде генерацияланады, бұл, атап айтқанда, нөлдік кіріс сигналының келу жағдайын кез келген кіріс сигналдарының болмауы жағдайынан ажыратуға мүмкіндік береді. Кіріс сигналдары болмаған кезде -EO шығысы белсенді болады (нөл), бірақ кодтауыш -EI сигналы арқылы қосылады.

Стандартты қолданбакодтаушылар сигналдар санын азайту болып табылады. Мысалы, IV1 кодтаушы жағдайында сегіз кіріс сигналы туралы ақпарат үш шығыс сигналына бүктеледі. Бұл өте ыңғайлы, мысалы, сигналдарды ұзақ қашықтыққа жіберу кезінде. Рас, кіріс сигналдары бір уақытта келмеуі керек. Суретте. 5.10 шифрлағышты қосудың стандартты схемасын және оның жұмысының уақыт диаграммаларын көрсетеді.

Күріш. 5.10.Стандартты кодтаушы қосу

Шығу кодының инверсиясы нөлдік кіріс сигналы келгенде шығыста нөлдік код емес, 111 коды, яғни 7 пайда болатынына әкеледі. Сол сияқты, мысалы, үшінші кіріс сигналы келгенде, шығыста 100 коды қалыптасады, яғни 4, бірақ бесінші шығыс сигналы келгенде – 010 коды, яғни 2.

Кодерлерде EI және EO кірістерінің болуы кодтауыштың кірістері мен цифрларының санын көбейтуге мүмкіндік береді, алайда, көмегімен қосымша элементтершығуда. Суретте. 5.11 екі IV1 кодтаушы микросхемаларында және үш 2I-NOT (LA3) элементінде 16-4 кодтауды құру мысалын көрсетеді.

Күріш. 5.11. 16–4 екі кодтағыш 8–3 кодер

Кодердің кірісіндегі сигналдардың бір мезгілде немесе бір мезгілде дерлік өзгеруі шығыстарда белгісіздік кезеңдерінің пайда болуына әкеледі. Шығыс коды кіріс сигналдарының ешқайсысына сәйкес келмейтін мәнді қысқаша қабылдауы мүмкін. Сондықтан, кіріс сигналдары бір уақытта келуі мүмкін жағдайларда шығыс кодты синхрондау қажет, мысалы, EI қосу сигналын пайдалану, ол белгісіздік күйі әлдеқашан аяқталған кезде ғана келуі керек.

Кодердің кірісінен кодтың шығысына дейінгі кідірісі кешігуден шамамен бір жарым есе көп логикалық элемент, және GS шығуына дейінгі кідіріс шамамен екі есе ұзақ. Микросұлбалардың кідірістерінің нақты мәндерін анықтамалық кітаптарда қарау керек.

RU 2559705 патентінің иелері:

Өнертабыс есептеу техникасы, автоматтандыру саласына жатады және әртүрлі цифрлық құрылымдар мен жүйелерде автоматты басқару, ақпаратты тасымалдау және т.б.

Әртүрлі есептеу және басқару жүйелерінде логикалық алгебра заңдары бойынша жұмыс істейтін және шығысында «0» және «1» екі логикалық күйі бар транзисторлық-транзисторлық және эмиттермен байланысты логика негізінде жүзеге асырылатын дешифраторлар кеңінен қолданылады, төмен және жоғары потенциалдармен сипатталады. классикалық сәулетдекодер мақалалар мен кітаптарда жарияланады, чиптер жаппай шығарылады.

Дешифраторлардың бұл класының маңызды кемшілігі оның потенциалды екілік сигналдарды пайдаланатын логикалық элементтерінің қазіргі төмен вольтты техникалық процестерде пайдалану мүмкін емес немесе тиімсіз көп деңгейлі құрылымға ие болуы, сондай-ақ олардың жұмыс режимдерінің сызықты еместігі болып табылады. логикалық элементтер мен кіріс сигналдарының құрылымының элементтері мен критикалық параметрлері. Сайып келгенде, бұл белгілі декодерлердің өнімділігінің төмендеуіне әкеледі.

Өңдеу құрылғылары ретінде сандық ақпаратКіріс логикалық айнымалыларды (токтарды) түрлендіруге арналған транзисторлық каскадтар да пайдаланылады, кіріс тоқ айнымалыларын логикалық өңдеу функциясын жүзеге асыратын ток айналарының негізінде жүзеге асырылады.

Бұл класстың белгілі тізбектерінің елеулі кемшілігі олардың төрт күйі «00», «01», «10», «11» бар екі кіріс тогы сигналдарын төрт шығыс ток сигналдарына түрлендіру функциясын жүзеге асырмауы болып табылады. Бұл оның негізінде сызықтық алгебра принциптерінде жұмыс істейтін ток айнымалылары бар сигналдарды өңдеу құралдарының толық негізін құруға мүмкіндік бермейді.

Жұмыстарда, сондай-ақ осы қосымшаның бірлескен авторының монографияларында буль алгебрасының жалпы сызықтық алгебраның ерекше жағдайы екендігі көрсетілген, практикалық жүзеге асыруол жаңа буын автоматикасының есептеу және логикалық құрылғыларының құрылымында екі мәнді және көп мәнді сигналдардың ішкі көрінісі бар логика негізінде жүзеге асырылатын арнайы элементтік базаны құруды талап етеді, онда ағымдағы кванттық Ι 0 болады. стандартты логикалық сигналдың эквиваленті. Мәлімделген құрылғы "2-ден 4-ке дейінгі декодер" логикалық құрылғылардың осы түріне жатады және кіріс ток сигналдарымен жұмыс істейді және шығыс ток сигналын жасайды.

Мәлімделген құрылғының ең жақын прототипі 5742154 АҚШ патентінде ұсынылған, құрылғының бірінші 1 және екінші 2 логикалық кірісін, бірінші 3, екінші 4, үшінші 5, құрылғының төртінші 6 ток логикалық шығысы, бірінші 7, екінші 8 және үшінші 9 шығыс транзисторлары, олардың негізі біріктірілген және бірінші 10 ығысу кернеу көзіне қосылған, төртінші 11, бесінші 12 және алтыншы 13 шығыс транзисторлары. өткізгіштіктің басқа түрі, оның негіздері біріктірілген және екінші 14 ығысу кернеу көзіне қосылған, бірінші 7 шығыс транзисторының эмитенті төртінші 11 шығыс транзисторының эмитентіне қосылған, екінші 8 шығыс транзисторының эмитенті болып табылады бесінші 12 шығыс транзисторының эмитентіне қосылған, үшінші 9 шығыс транзисторының эмитенті алтыншы 13 шығыс транзисторының эмитентіне қосылған, құрылғының алғашқы 3 ток логикалық шығысы бірінші 7 шығыстың коллекторына қосылған. транзистор, екінші 4 ағымдағы логикалық шығыс құрылғылары a үшінші 9 шығыс транзисторының коллекторына, төртінші 11 шығыс транзисторының коллекторы құрылғының үшінші 5 ток логикалық шығысына, алтыншы 13 шығыс транзисторының коллекторы төртінші 6 ток логикасына қосылған. құрылғының шығысы, бірінші 15 және екінші 16 ток айнасы бірінші 17 шиналық қоректендіру көзімен, үшінші 18 ток айнасы, екінші 19 қоректену шинасымен, қосалқы эталондық ток көзі 20 сәйкес келеді.

Өнертабыстың негізгі мақсаты екі кіріс логикалық айнымалының күйін декодтауды және ағымдағы формада төрт шығыс сигналын қалыптастыруды қамтамасыз ететін логикалық элементті құру болып табылады. Сайып келгенде, бұл ұсынылған декодер көмегімен белгілі ақпаратты түрлендіру құрылғыларының өнімділігін арттыруға және жасауға мүмкіндік береді. элементтік база есептеуіш құрылғылар, көп мәнді сызықтық алгебра принциптері бойынша жұмыс.

Мәселе мынамен шешіледі: «Дешифратор 2-ден 4-ке дейін» логикалық құрылғысында (1-сурет), құрылғының бірінші 1 және екінші 2 логикалық кірісі, бірінші 3, екінші 4, үшінші 5, құрылғының төртінші 6 ағымдағы логикалық шығыстары, негізі біріктірілген және бірінші 10 ығысу кернеу көзіне қосылған бірінші 7, екінші 8 және үшінші 9 шығыс транзисторлары, төртінші 11, бесінші 12 және алтыншы 13 шығыс транзисторлары а. өткізгіштіктің әртүрлі түрі, оның негіздері біріктірілген және екінші 14 ығысу кернеу көзіне қосылған, бірінші 7 шығыс транзисторының эмитенті төртінші ЖӘНЕ шығыс транзистордың эмитентіне қосылған, екінші 8 шығыс транзисторының эмитенті бесінші 12 шығыс транзисторының эмитентіне қосылған, үшінші 9 шығыс транзисторының эмитенті алтыншы 13 шығыс транзисторының эмитентіне қосылған, құрылғының алғашқы 3 ток логикалық шығысы бірінші 7 шығыстың коллекторына қосылған. транзистор, құрылғының екінші 4 ток логикалық шығысы үшінші 9 шығыстың коллекторына қосылған транзистор туралы, төртінші 11 шығыс транзисторының коллекторы құрылғының үшінші 5 ток логикалық шығысына, алтыншы 13 шығыс транзисторының коллекторы құрылғының төртінші 6 ток логикалық шығысына, бірінші 15 және екінші 16 ток айнасы, бірінші 17 қоректендіру шинасына сәйкес, үшінші 18 ток айнасы, екінші 19 қоректендіру шинасына сәйкес келеді, қосалқы эталондық ток көзі 20, жаңа элементтер мен қосылымдар қамтамасыз етілген - құрылғының бірінші 1 логикалық кірісі. үшінші 18 ток айнасының кірісіне қосылған, құрылғының екінші 2 логикалық кірісі бірінші 15 ток айнасының кірісіне қосылған, бірінші 21 бірінші 15 ток айнасының ток шығысы біріктірілген эмиттерлерге қосылған. екінші 8 және бесінші 12 шығыс транзисторларының және қосалқы эталондық ток көзі арқылы 20 екінші 19 қоректендіру шинасына қосылады, бірінші 15 ток айнасының екінші 22 ток шығысы бірінші 7 және төртінші біріктірілген эмитенттерге қосылады. 11 шығыс транзисторы ov және үшінші 18 ток айнасының бірінші 23 ток шығысына, екінші 8 шығыс транзисторының коллекторы екінші 16 ток айнасының кірісіне қосылады, оның ток шығысы біріктірілген эмитенттерге қосылған. үшінші 9 және алтыншы 13 шығыс транзисторлары және үшінші 18 ток айнасының екінші 24 ток шығысына қосылған, ал бесінші 12 шығыс транзисторының коллекторы қуат көзінің екінші шинасына 19 қосылған.

Логикалық блоктың прототипінің схемасы суретте көрсетілген. 1. Суретте. 2 тармақтың 1-тармағына сәйкес мәлімделген құрылғының диаграммасын көрсетеді.

Суретте. 3-тармақта формуланың 2-тармағы, 3-тармағы, 4-тармағына сәйкес мәлімделген құрылғының диаграммасы көрсетілген.

Суретте. 4 беріледі электр схемасыінжір. 3 қоршаған ортада компьютерлік симуляцияНегізгі функционалдық бірліктердің нақты орындалуымен MS9 (ағымдық айналар, анықтамалық ток көздері).

Суретте. 5 сурет схемасын компьютерлік модельдеу нәтижелерін ұсынады. 4.

«2-ден 4-ке дейінгі декодер» логикалық құрылғысы сурет. 2 құрылғының бірінші 1 және екінші 2 логикалық кірісін, бірінші 3, екінші 4, үшінші 5, төртінші құрылғының 6 ағымдағы логикалық шығыстарын, бірінші 7, екінші 8 және үшінші 9 шығыс транзисторларын қамтиды, негіздері біріктірілген және қосылған бірінші 10 ығысу кернеу көзіне, төртінші 11, бесінші 12 және алтыншы 13 өткізгіштігінің басқа типті шығыс транзисторлары, олардың негіздері біріктірілген және екінші 14 ығысу кернеу көзіне қосылған, бірінші 7 шығыс транзисторының эмитенті төртінші 11 шығыс транзисторының эмитентіне, екінші 8 шығыс транзисторының эмитенті бесінші 12 шығыс транзисторының эмитентіне, үшінші 9 шығыс транзисторының эмитенті жалғанған. алтыншы 13 шығыс транзисторының эмитенті, құрылғының бірінші 3 ток логикалық шығысы бірінші 7 шығыс транзисторының коллекторына, құрылғының екінші 4 ток логикалық шығысы үшінші 9 шығыс транзисторының коллекторына қосылған. , төртінші 11 шығыс транзисторының коллекторы үшінші 5 токқа қосылған lo құрылғының логикалық шығысы, алтыншы 13 шығыс транзисторының коллекторы құрылғының төртінші 6 ток логикалық шығысына қосылған, бірінші 15 және екінші 16 ток айнасы бірінші 17 қоректендіру шинасымен, үшінші 18 ток айнасы сәйкес келеді. екінші 19 қоректендіру шинасымен, қосалқы анықтамалық көз тогы 20. Құрылғының бірінші 1 логикалық кірісі үшінші 18 ток айнасының кірісіне, екінші 2 логикалық кірісі құрылғының кірісіне қосылған. бірінші 15 ток айнасы, бірінші 15 ток айнасының бірінші 21 ток шығысы екінші 8 және бесінші 12 шығыс транзисторлардың біріктірілген эмитенттеріне және қосалқы эталондық ток көзі 20 арқылы екінші 19 қоректендіру шинасына қосылады, бірінші 15 ток айнасының екінші 22 ток шығысы бірінші 7 және төртінші 11 шығыс транзисторлардың біріктірілген эмитенттеріне қосылады және үшінші 18 ток айнасының бірінші 23 ток шығысына қосылады, екінші 8 шығыс транзисторының коллекторы болып табылады. енгізумен байланысты екінші 16 ток айнасының үйі, оның ток шығысы үшінші 9 және алтыншы 13 шығыс транзисторларының біріктірілген эмитенттеріне қосылған және үшінші 18 ток айнасының екінші 24 ток шығысына және коллектордың коллекторына қосылған. бесінші 12 шығыс транзисторы екінші 19 қуат беру шинасына қосылған.

Суретте. 3-тармақтың 2-тармағына сәйкес құрылғының бірінші 1 логикалық кірісі үшінші 18 ток айнасының кірісіне бірінші қосымша инвертирлеу сатысы арқылы қосылады, бірінші 26 қосымша ток айнасы түрінде жасалған, сәйкестендірілген. бірінші 17 қуат көзі автобусы.

Суретте. 3-тармақтың 3-тармағына сәйкес төртінші 11 шығыс транзисторының коллекторы екінші қосымша инвертирлеу сатысы арқылы құрылғының үшінші 5 ток логикалық шығысына қосылады, екінші 27 қосымша ток айнасы түрінде жасалған, сәйкестендірілген. екінші 19 қуат беру автобусымен.

Сонымен қатар, суретте. 3-тармақтың 4-тармағына сәйкес алтыншы 13 шығыс транзисторының коллекторы үшінші қосымша инвертирлеу сатысы арқылы құрылғының төртінші 6 ток логикалық шығысына қосылады, үшінші 28 қосымша ток айнасы түрінде жасалған, сәйкес келеді. екінші 19 қуат беру автобусымен.

Суреттегі ток кірістері мен шығыстарымен ұсынылған дешифратор схемасының жұмысын қарастырыңыз. 2.

2-4 декодер белгілі функцияларды орындайды:

мұндағы A 0 , A ¯ 0 - суреттегі құрылғының 1 кірісіндегі тура және кері сигналдар. 2,

A 1 , A ¯ 1 - суреттегі құрылғының 2 кірісіндегі тура және кері сигналдар. 2.

Оларды сызықтық алгебрада жүзеге асырудың ерекшелігі осы мақсат үшін кесілген айырма операциясын қолдану болып табылады:

ақиқат кестесі төменде келтірілген

Кестеден шығатыны, кіріс айнымалы мәндерінің төрт мүмкін комбинациясының ішінен функцияның бір мәні тек A 0 >A 1 шартына сәйкес келетін бір ғана комбинацияға сәйкес келеді. Ақиқат кестесінде тікелей және кері кіріс айнымалыларын көрсету арқылы кіріс айнымалы мәндерінің мүмкін комбинацияларының кез келгеніне сәйкес функцияның жалғыз мәнін алуға болады.

Бұл операцияны қолдану дешифратордың логикалық функцияларын келесідей көрсетуге әкеледі:

Бұл операциялардың орындалуы келесідей.

1 және 2 логикалық кірістер арқылы кіріс айнымалыларының A 0 және A 1 сигналдары бірінші 15 және үшінші 18 ток айналарына беріледі, олар арқылы көрсетілген сигналдар көбейтіледі және олардың таңбасы өзгереді. Бұл жағдайда А 0 сигналы шығыс ток түрінде (яғни, А 0 түрінде) беріледі және үшінші ток айнасының 18 көмегімен кіріс токқа (яғни, -А пішініне) түрленеді. 0), ал A 1 кіріс ток түрінде (яғни, -А 1 түрінде) тікелей формада келеді және бірінші ток айнасының көмегімен 15 шығыс токқа түрленеді (яғни, түрінде). A 1).

Бірінші ток айнасының 15 22 және үшінші ток айнасының 18 23 шығыстарының қосылу нүктесінде А 1 -А 0 операциясы орындалады. Айырмашылық сигнал 7 және 11 транзисторлардың біріктірілген эмитенттеріне қолданылады, олардың жұмыс режимдері бірінші 10 және екінші 14 ығысу кернеу көздерімен орнатылады.

Егер айырмашылық сигналы оң болса, яғни. A 0 -A 1 >0, транзистор 7 жабық, ал транзистор 11 ашық және кіріс токтың кванты шығыс 5-ке шығарылады, -(A 0 -A 1)=A 1 -A 0. (2) өрнегін жүзеге асыратын. Ағымдағы кванттық мәндердің кез келген басқа комбинациялары үшін 5 шығысында ток болмайды.

Егер A 0 -A 1 ≤0 болса, онда транзистор 7 ашық, ал транзистор 11 жабық және шығыс 3-ке (3) өрнегін жүзеге асыратын A 0 -A 1 сәйкес келетін шығатын токтың кванты беріледі. Ағымдағы кванттық мәндердің кез келген басқа комбинациялары үшін 3 шығысында ток болмайды.

Бірінші ток айнасының 21 шығысының және қосалқы эталондық ток көзінің 20 қосылу нүктесінде А 1 -1 алынады. Айырмалық сигнал 8 және 12 транзисторлардың біріктірілген эмитенттеріне қолданылады, олардың жұмыс режимдері бірінші 10 және екінші 14 ығысу кернеу көздерімен орнатылады. Егер айырмашылық сигналы оң болса, яғни. А 1 -1>0, транзистор 8 жабық, ал транзистор 12 ашық. Егер айырмашылық сигналы нөлден аз немесе тең болса, онда транзистор 8 ашық, ал транзистор 12 жабық болады.

Бірінші жағдайда транзистор 12 арқылы сигнал жерге жабылады. Екінші жағдайда үшінші ток айнасының 16 көмегімен шығатын дифференциалдық токтың А 1 -1 кванты шығатын ток кванты 1-А 1 түрленеді және одан түсетін ток кванты -А 0 алынады. Айырмашылық сигнал 9 және 13 транзисторлардың біріктірілген эмитенттеріне қолданылады, олардың жұмыс режимдері бірінші 10 және екінші 14 ығысу кернеу көздерімен орнатылады. Егер айырмашылық сигналы оң болса, яғни. транзистор 9 жабық және транзистор 13 ашық. Бұл ретте (4) өрнекті жүзеге асыратын ағып жатқан ток кванты түріндегі 6 шығысына (1-А 1)-А 0 айырмашылық сигналы шығарылады. Ағымдағы кванттық мәндердің кез келген басқа комбинациялары үшін 4 шығысында ток болмайды.

ерекшелігі бұл құрылғыкіріс (3 және 4 шығыстардағы) және шығатын (5 және 6 шығыстардағы) токтың кванттар түріндегі шығыс сигналдарын көрсету болып табылады. Бір бағыттағы барлық шығыс сигналдары қажет болған жағдайда, суретте көрсетілген дешифратор схемасы. 3. Оның суреттегі диаграммадан айырмашылығы. 2 қосымша екі ток айнасын 27 және 28 пайдалану болып табылады, олардың кірістеріне транзисторлардың 11 және 13 коллекторлары қосылған, ал шығыстары дешифратордың 5 және 6 шығыстары болып табылады. Нәтижесінде барлық шығыс сигналдары кіріс токтың кванттарымен көрсетіледі.

Жоғарыдағы сипаттамадан көрініп тұрғандай, «Дешифратор 2-ден 4-ке дейін» құрылғысының орындалуы ағымдағы кванттар 10-ның айырымын құру арқылы сызықтық алгебра заңдары бойынша стандартты логикалық функциялар түрінде жүзеге асырылады.Элементтердің орындалуы ток айналарында көптеген жағдайларда қоректендіру кернеуін азайтуға мүмкіндік береді және қысқартылған тізбектердің барлық элементтері белсенді режимде жұмыс істейтіндіктен, коммутация кезінде қанықтылықтың болмауын болжайды, құрылғының жалпы өнімділігі артады. I 0 ток кванттарының тұрақты мәндерін пайдалану, сондай-ақ осы токтардың айырмашылығы бойынша шығыс сигналын анықтау сыртқы тұрақсыздандыратын факторларға (қоректену кернеуінің ауытқуы, радиация және температура әсерлері) тізбек жұмысының аз ғана тәуелділігін қамтамасыз етеді. , жалпы режимдегі шу және т.б.).

Суретте көрсетілген. 9, сур. 10 модельдеу нәтижесі ұсынылған схемалардың көрсетілген қасиеттерін растайды.

Осылайша, «2-ден 4-ке дейінгі дешифратор» логикалық құрылғысының қарастырылған схемалық шешімдері сигналдың екілік ток көрінісімен сипатталады және сызықтық алгебраны пайдаланып есептеу және басқару құрылғылары үшін негіз ретінде пайдаланылуы мүмкін, оның ерекше жағдайы буль алгебрасы болып табылады. .

БИБЛИОГРАФИЯ

1. АҚШ 6243319 B1 патенті, сур. он үш.

2. АҚШ 5604712 А патенті.

3. АҚШ 4514829 А патенті.

4. Патент АҚШ 20120020179 A1.

5. АҚШ 6920078 B2 патенті.

6. АҚШ 6324117 B1 патенті, сур. 3.

7. Патенттік өтінім АҚШ 20040018019 A1.

8. АҚШ 5568061 А патенті.

9. АҚШ 5148480 А патенті, сур. 4.

10. Brzozowski I., Zachara L., Kos A. n-to-2n декодерлерінің әмбебап дизайн әдісі // Интегралды схемалар мен жүйелердің аралас дизайны (MIXDES), 2013 20-шы халықаралық конференция материалдары, 2013. - 279-бет. -284 сур. бір.

11. Субраманям М.В. Коммутация теориясы және логикалық дизайн / брандмауэр медиасы, 2011. Екіншіден, - 783 c, сур. 3.174.

12. SN74LVC1G139 2-ден 4-ке дейінгі жолды декодер [Электрондық ресурс]. URL: http://www.ti.com/lit/ds/symlink/sn741vc1g139.pdf.

13. АҚШ 8159304 патенті, сур. 5.

14. АҚШ патенті № 5977829, сур. бір.

15. АҚШ патенті № 5789982, сур. 2.

16. АҚШ патенті № 5140282.

17. АҚШ патенті № 6624701, сур. 4.

18. АҚШ патенті № 6529078.

19. АҚШ патенті № 5734294.

20. АҚШ патенті № 5557220.

21. АҚШ патенті № 6624701.

22. Патент RU № 2319296.

23. Патент RU № 2436224.

24. Патент RU № 2319296.

25. Патент RU № 2321157.

26. АҚШ 6556075 патенті, сур. 2.

27. АҚШ 6556075 патенті, сур. 6.

28. Чернов Н.И., Югай В.Ю., Прокопенко Н.Н., т.б. Сызықтық кеңістіктердегі көп мәнді цифрлық құрылымдардың сызықтық синтезінің негізгі тұжырымдамасы // 11-ші Шығыс-Батыс дизайн және сынақ симпозиумы (EWDTS 2013). - Ростов-на-Дону, 2013. - C. 146-149.

29. Малюгин В.Д. Іске асыру логикалық функцияларарифметикалық көпмүшеліктер // Автоматика және телемеханика, 1982. No 4. 84-93 беттер.

30. Чернов Н.И. Нақты сандар өрісі бойынша цифрлық құрылымдардың логикалық синтезі теориясының негіздері // Монография. - Таганрог: ТРТУ, 2001. - 147 б.

31. Чернов Н.И. ASOIU цифрлық құрылымдарының сызықтық синтезі // Оқу құралы. - Таганрог: ТРТУ, 2004 - 118 б.

1. Құрылғының бірінші (1) және екінші (2) логикалық кірістерін, құрылғының бірінші (3), екінші (4), үшінші (5), төртінші (6) ағымдағы логикалық шығыстарын қамтитын 2-4 декодер , бірінші (7), екінші (8) және үшінші (9) шығыс транзисторлары, олардың негіздері біріктірілген және бірінші (10) ығысу кернеу көзіне қосылған, төртінші (11), бесінші (12) және алтыншы. (13) өткізгіштіктің басқа түрінің шығыс транзисторлары, олардың негіздері біріктірілген және екінші (14) ығысу кернеу көзіне қосылған, бірінші (7) шығыс транзистордың эмитенті төртінші (11) эмитентке қосылған. ) шығыс транзисторы, екінші (8) шығыс транзистордың эмитенті бесінші (12) шығыс транзистордың эмитентіне, үшінші (9) шығыс транзисторының эмитенті алтыншы (13) транзистордың эмитентіне қосылған. шығыс транзисторы, құрылғының бірінші (3) ток логикалық шығысы бірінші (7) шығыс транзистордың коллекторына, екінші (4) құрылғының ток логикалық шығысы үшінші (9) коллекторына қосылған. шығыс транзисторы, колле Төртінші (11) шығыс транзистордың коэффициенті құрылғының үшінші (5) ток логикалық шығысына, алтыншы (13) шығыс транзисторының коллекторы құрылғының төртінші (6) ток логикалық шығысына, бірінші (15) және екінші (16) ток айналары бірінші (17) қуат көзінің шинасына, үшінші (18) ток айнасы екінші (19) қуат көзінің шинасына, қосалқы эталондық ток көзіне (20) сәйкес келеді. , құрылғының бірінші (1) логикалық кірісі үшінші (18 ) ток айнасының кірісіне қосылғанымен, құрылғының екінші (2) логикалық кірісі бірінші (15) токтың кірісіне қосылғанымен сипатталады. айна, бірінші (15) ток айнасының бірінші (21) ток шығысы екінші (8) және бесінші (12) шығыс транзисторлардың біріктірілген эмитенттеріне қосылады және қосалқы эталондық ток көзі (20) арқылы екінші (19) қоректендіру шинасы, бірінші (15) ток айнасының екінші (22) ток шығысы бірінші (7) және төртінші (11) шығыстың біріктірілген эмитенттеріне қосылған. транзисторлар және үшінші (18) ток айнасының бірінші (23) ток шығысына, екінші (8) шығыс транзистордың коллекторы екінші (16) ток айнасының кірісіне қосылады, оның ток шығысы үшінші (9) және алтыншы (13) шығыс транзисторлардың біріктірілген эмитенттеріне қосылады және үшінші (18) ток айнасының екінші (24) ток шығысына және бесінші (12) шығыс транзисторының коллекторына қосылады. екінші (19) қуат беру шинасына қосылған.

2. 1-тармаққа сәйкес 2-4 дешифратор, құрылғының бірінші (1) логикалық кірісінің үшінші (18) ток айнасының кірісіне бірінші қосымша инвертирлеу сатысы арқылы қосылуымен сипатталады. бірінші (26) қуат көзінің бірінші рельсіне (17) сәйкес келетін қосымша ток айнасы.

3. 1-тармаққа сәйкес 2-4 дешифратор, төртінші (11) шығыс транзистордың коллекторы құрылғының үшінші (5) ток логикалық шығысына екінші қосымша инвертирлеу сатысы арқылы жалғанатындығымен сипатталады, түрінде жасалған. екінші (27) қуат көзінің рельсіне сәйкес келетін екінші (27) қосымша ток айнасы.

4. 1-тармаққа сәйкес 2-4 дешифратор, алтыншы (13) шығыс транзистордың коллекторы құрылғының төртінші (6) ток логикалық шығысына үшінші қосымша инвертирлеу сатысы арқылы жалғануымен сипатталады, түрінде жасалған. үшінші (28) қосымша ток айнасы, екінші (19) қуат көзі рельсіне сәйкес келеді.

Ұқсас патенттер:

МАҚСА: Өнертабыс адаптивті қалпына келтірумен қысқартылған код кітабын қолданатын кодтау құралдарына қатысты. Техникалық нәтиже қабылдау жағынан жіберуші тарапқа берілетін ақпарат көлемін азайтудан тұрады.

Өнертабысқа қатысты есептеу техникасы, атап айтқанда бейне ақпаратының кодталуына. Техникалық нәтиже деректерді энтропиялық деңгейлерге бөлу арқылы бейне ақпараттың биттік ағынын кодтау және декодтау тиімділігін арттырудан тұрады.

Өнертабыс бүтін сандар тізбегін кодтау әдісіне, сақтау құрылғысына және осындай кодталған тізбекті тасымалдайтын сигналға, сондай-ақ осы кодталған тізбекті декодтау әдісіне қатысты.

Өнертабыс алдын ала кодтау әдісіне және бірнеше кірісті көп шығыс (MIMO) жүйесінде алдын ала кодтау кодтық кітапшасын құруға арналған жүйе мен әдіске қатысты.

Өнертабыс цифрландырылған сигналдарды қолданатын технология саласына қатысты және оны байланыс, жазу, жазу, ойнату, түрлендіру, кодтау және сигналдарды қысу, автоматты басқару жүйелерінде қолдануға болады.

Өнертабыс телекоммуникация саласына, атап айтқанда криптографиялық құрылғылар саласына және электрондық ақпаратты тексеру әдістеріне қатысты. цифрлық қолтаңба(ЭСҚ). .

Өнертабыс цифрлық сигналдарды өңдеу саласына, атап айтқанда деректерді сығуға және бейне тізбектерінің энтропиялық кодтауын жақсартуға қатысты. Техникалық нәтиже - тиімділікті арттыру және азайту есептеу күрделілігіэнтропияны кодтау. Синтаксис элементтерінің көптігінен тұратын деректер ағынын өңдеу әдісі мәндерінің пайда болу ықтималдығы жоғары синтаксис элементтерін мәндерінің ықтималдығы төмен синтаксис элементтерімен ауыстыруға негізделген. Синтаксистік элемент үшін контекст анықталады және белгілі бір контекстке ие деректер ағынының үлгісінде сол синтаксистік элементтер мәндерінің пайда болу ықтималдығы есептеледі. Егер синтаксистік элемент мәнінің пайда болуының есептелген ықтималдығы берілген шекті мәннен жоғары болса, белгілі бір контекстке ие деректер ағынының синтаксистік элементтерін мәндері ықтималдығы төмен синтаксистік элементтермен ауыстырыңыз. 3 н. және 10 z.p. f-ly, 4 ауру, 2 таб.

Өнертабыс байланыс технологиясына қатысты және ақпараттық акустикалық сигналдардың спектрін өлшеуге арналған. ӘСЕРІ: ақпараттық акустикалық сигналдардың спектрін өлшеу дәлдігін арттыру, кеңейту функционалдықспектрдің лездік мәндерін уақытша акустикалық сигналдың реттелетін ұзындық сегменттерімен байланыстыру арқылы құрылғылар. Ол үшін жылдам Фурье түрлендіруінің (FFT) орнына спектрді өлшеу әдісінде дискретті косинус түрлендіруі (DCT) қолданылады, бұл рұқсатты арттыру арқылы акустикалық сигналдар спектрін өлшеу дәлдігін арттыруға мүмкіндік береді, спектрдегі терезе трансформациясының бүйірлік лобтарының деңгейін төмендету және құрамдас бөліктердің спектрлік амплитудасының тербелісін азайту, сонымен қатар қалыптастыру кезінде лездік спектр өлшенетін дыбыстық сигнал сегменттерінің ұзақтығын азайтуға мүмкіндік береді. бір сигналдың орнына екі сигнал (негізгі және қосымша) және қосымша цифрлық акустикалық сигнал негізгіге қатысты ортогональды, спектрдің өлшенетін лездік мәндері де байланысты , спектр модулі және фазалық жиілік сипаттамасы сигналдың осы спектр өлшенетін уақыт орны мен ұзақтығымен реттелетін уақытша дыбыстық сигналдың сегменттеріне. 2 н.п. f-ly, 8 науқас.

Өнертабысқа қатысты сымсыз байланыс. Техникалық нәтиже - шуға төзімділікті, сенімділікті және байланыс тиімділігін арттыру, сонымен бірге энергияны тұтынуды азайтуға болады. Бұл үшін әдіс мыналарды қамтиды: S1 қадамы, онда негізгі құрылғы белгілі бір кодтауыш арқылы реттілік кодын жасайды және байланыс сұрауына сәйкес алдын ала белгіленген уақыт кезеңі ішінде жүйелілік кодын әрбір бағынышты құрылғыға үздіксіз жібереді, мұнда арнайы кодтаушы бар ауысым регистрі болып табылады кері байланысреті мен коэффициенттері сілтеме сұрауымен корреляцияланған белгілі бір көпмүше бойынша орындалады, бұл ретте барлық коэффициенттер мен бастапқы мәндер бір уақытта 0-ге тең емес; алдын ала белгіленген уақыт кезеңі ұйқы және ояту циклін құрайтын ұйқы кезеңі мен құлды анықтау кезеңінің қосындысынан үлкен немесе оған тең; бағынышты құрылғы анықтау кезеңінде реттілік кодының үздіксіз бөлігін алатын S2 қадамы, кодтаушыға сәйкес келетін дешифратор арқылы реттілік кодын декодтау және декодтау нәтижесіне сәйкес сәйкес әрекетті орындау. 2 н. және 10 z.p. f-ly, 5 науқас.

Өнертабыс байланыс технологиясына қатысты және сигналдарды кодтау және декодтау үшін арналған. Техникалық нәтиже - сигналдарды кодтау және декодтау дәлдігінің жоғарылауы. Сигналдарды кодтау әдісі кіріс сигналына сәйкес жиілік доменінің сигналын алуды қамтиды; алдын ала анықталған бөлу ережесі бойынша жиілік доменінің сигналына алдын ала анықталған биттерді бөлу; разрядтар бөлінген жиілік доменінің сигналының ең жоғары жиілігі алдын ала анықталған мәннен асатын кезде жиілік аймағы сигналы үшін разрядты бөлуді реттеу; және жиілік доменінің сигналы үшін биттік бөлуге сәйкес жиілік доменінің сигналын кодтау. 4 н. және 16 z.p. f-ly, 9 науқас.

Өнертабыс телекоммуникация саласына қатысты және жіберілген құпия ақпаратты қорғауға арналған. Техникалық нәтиже - жоғары деңгейшифрланған ақпараттың қауіпсіздігі. Ақпаратты шифрлау әдісі, оның ішінде он алтылық жүйедегі (00; FF) кеңістіктегі символдардың сәйкестіктер кестесін және олардың эквиваленттерін құру, генерациялау жаңа үстелбастапқы кестені ауыстыру арқылы бастапқы кестені өзгерту арқылы сәйкес келеді, яғни. корреспонденциялар сызығы белгіленген символдар санына ауыстырылады, бастапқы ақпаратты кодтау және оны Юникодтың сәйкес кодтау кестесін пайдаланып қалаған көлемге қысу. 2 қойындысы.

Өнертабыс үлгілердің дәйекті блоктарынан тұратын цифрлық сигналды кодтауға/декодтауға қатысты. Техникалық нәтиже кодталған дыбыстың сапасын жақсарту болып табылады. Кодтау M қатарынан үлгілердің екі блогына салмақтау терезесін қолдануды қамтиды. Атап айтқанда, мұндай салмақтау терезесі асимметриялық болып табылады және жоғарыда аталған екі блок бойынша дәйекті түрде жалғасатын төрт бөлек бөлімді қамтиды, бірінші бөлім бірінші уақыт аралығы кезінде артады, екінші бөлімде екінші уақыт аралығы кезінде тұрақты салмақ мәні болады, үшінші секция уақыт өткен сайын азаяды.үшінші уақыт аралығы және төртінші бөлім төртінші уақыт аралығында тұрақты салмақ мәніне ие. 6 н. және 11 z.p. f-ly, 10 науқас.

Өнертабыс өріске қатысты цифрлық өңдеусигналдарды, атап айтқанда цифрлық бейне кескіндерді кодтау/декодтау әдістеріне. Техникалық нәтиже сигнал спектрінің жоғары жиілікті сипаты бар кескіндерге қатысты декодталған кескін сапасының аздап төмендеуімен бейне кескіндердің қысу коэффициентін арттыру болып табылады. Сандық бейне кескіндерді кодтау/декодтау әдісі ұсынылған. Әдістемеге сәйкес, кодтау процесінде кодтау үшін пайдаланылатын, бірақ декодтау жағында басылатын бастапқы функцияны тегістеу үшін толқындық түрлендірудің төменгі жиілікті құрамдас бөлігіне қосымша жоғары жиілікті құрамдас сызық бойынша қосылады. төмен жиілікті сүзгіні пайдалану. Сонымен қатар, кодтау деректерді қысу коэффициентін жоғарылату және декодталған кескіннің сапасын сақтау екі мақсаты бар функцияның көмегімен жүзеге асырылады, ал кодтау сатысында байланыс шектеуі ретінде декодер сүзгісінің сипаттамалары ескеріледі. 8 ауру, 3 таб.

Өнертабыс сымсыз байланыс технологиясы саласына қатысты. ӘСЕРІ: сигнал ағындары арасындағы дәйекті кедергілерді басу арқылы байланыс сапасын жақсарту. Алдын ала кодтау әдісі мыналарды қамтиды: берілетін сигналда алдын ала кодтауды алдын ала өңдеуді орындау, берілетін сигналдың қуатын арттыруды тудыратын алдын ала өңдеу; таңдау ережесі бойынша қуатты шектеу алгоритмін таңдау; таңдалған қуатты шектеу алгоритмі бойынша алдын ала өңделген сигналда қуатты шектеу операциясын орындау; және шектелген қуат сигналына сәйкес алдын ала кодталған сигналды жасау. Осы өнертабыстың нұсқасы одан әрі таратқышты, қабылдағышты және алдын ала кодтау жүйесін ашады. Осы өнертабыста қуатты шектеу операциясының сигналдарды жіберуге тигізетін кері әсері қуатты шектеу операциясын қолдану арқылы тарату қуаты шектелген кезде мүмкіндігінше азайтылуы мүмкін. 5 н. және 12 z.p. f-ly, 8 науқас.

Осы өнертабыс кодтау және декодтау саласына қатысты және жиілік конвертінің векторларын кванттау үшін арналған. ӘСЕРІ: жиілік конверті векторларын кванттау тиімділігін арттыру. Әдіс мыналарды қамтиды: бір кадрдағы N жиілік конверттерін N1 векторларға бөлу, мұнда N1 векторларындағы әрбір вектор M жиілік конверттерін қамтиды; квантталған бірінші векторға сәйкес код сөзін алу үшін бірінші кодтық кітапты пайдалану арқылы бірінші векторды N1 векторларға кванттау, мұнда аталған бірінші кодтық кітап 2B1 бөлімдеріне бөлінеді; квантталған бірінші векторға сәйкес кодтық сөзге сәйкес квантталған бірінші вектордың аталған бірінші кодтық кітаптың 2В1 бөлімдеріндегі i-бөліммен байланысты екенін анықтау; І-ші бөлімнің кодтық кітапшасы бойынша екінші кодтық кітапшаны анықтау; және аталған екінші кодтық кітап негізінде екінші векторды N1 векторларына кванттау. Осы өнертабыстың нұсқаларында жиілік конверттері азырақ биттері бар код кітапшасын пайдалану арқылы жиілік конвертінің векторларында векторлық кванттауды орындауға болатындай көптеген кіші векторларға бөлінген. 2 н. және 6 z.p. f-ly, 3 науқас.

Өнертабыстар тобы кодтау саласына жатады. Техникалық нәтиже деректерді қысу тиімділігін арттыру болып табылады. Кіріс деректерін кодтау әдісі (D1) кіріс деректер фрагменттерінің (D1) кем дегенде біреуінде қайталанатын деректер блоктарын және/немесе деректер пакеттерін анықтауды қамтиды, бұл ретте деректер блоктары және/немесе деректер пакеттері элементтердің сәйкес жиынын қамтиды. элементтер жиынтық биттерді қамтиды айтарлықтай қайталанатын деректер блоктарында және/немесе деректер пакеттерінде элементтердің өзгермегенін анықтау және/немесе айтарлықтай қайталанатын деректер блоктары және/немесе деректер пакеттері ішіндегі элементтердің өзгеретінін анықтау; кем дегенде бір сәйкес таңбаны немесе анықтамалық деректер блогындағы және/немесе деректер пакетіндегі олардың сәйкес элементтерімен салыстырғанда өзгермеген элементтердің өзгеріссіздігін көрсететін кем дегенде бір сәйкес битті пайдалана отырып, өзгермеген элементтерді кодталған деректерге (E2) кодтау; және өзгертілген элементтерді кодталған деректерге кодтау (E2). 6 н. және 28 z.p. f-ly, 8 науқас.

Өнертабыс декодерлерге қатысты. Техникалық нәтиже өнертапқыштық декодер көмегімен ақпаратты түрлендіру құрылғыларының жылдамдығын арттырудан тұрады. Құрылғының бірінші логикалық кірісі үшінші ток айнасының кірісіне, құрылғының екінші логикалық кірісі бірінші ток айнасының кірісіне, бірінші ток айнасының бірінші ток шығысы біріктірілген екінші және бесінші шығыс транзисторларының эмитенттері және қосалқы эталондық ток көзі арқылы екінші қоректену шинасына қосылады, бірінші ток айнасының екінші ток шығысы бірінші және төртінші шығыс транзисторлардың біріктірілген эмитенттеріне қосылады және оған қосылады. үшінші ток айнасының бірінші ток шығысы, екінші шығыс транзистордың коллекторы екінші ток айнасының кірісіне қосылған, оның ток шығысы үшінші және алтыншы шығыс транзисторлардың біріктірілген эмитенттеріне қосылған және қосылған. үшінші ток айнасының екінші ток шығысы, ал бесінші шығыс транзисторының коллекторы екінші қуат беру шинасына қосылады. 3 б.б. f-ly, 5 науқас.

Декодерлер екілік кодтың бір түрін екіншісіне түрлендіруге мүмкіндік береді. Мысалы, позициялық екілік кодты сызықтық сегіздік немесе он алтылық кодқа түрлендіру. Трансформация ақиқат кестелерінде сипатталған ережелер бойынша орындалады, сондықтан дешифраторларды құру қиын емес. Декодерді құрастыру үшін ережелерді пайдалануға болады.

Ондық декодер

Екілік жүйеден ондық жүйеге дешифратор сұлбасын жасау мысалын қарастырайық. Ондық код әдетте ондық санға бір бит ретінде көрсетіледі. Ондық кодта он цифр бар, сондықтан бір ондық бөлшекті көрсету үшін он декодер шығысы қажет. Осы тұжырымдардан сигналды қолдануға болады. Ең қарапайым жағдайда жарық диодты шамның үстінде көрсетілген цифрға жай ғана қол қоюға болады.Ондық дешифратордың ақиқат кестесі 1-кестеде көрсетілген.

1-кесте.Ондық дешифратор ақиқат кестесі.

Схемалардағы дешифратор микросұлбалары 2-суретте көрсетілген. Бұл суретте BCD дешифраторының белгіленуі көрсетілген, оның толық ішкі схемасы 1-суретте көрсетілген.

Дәл осылайша кез келген басқа дешифратордың (декодер) схемасын алуға болады. Ең көп таралған схемалар сегіздік және он алтылық дешифраторлар болып табылады. Көрсеткіш үшін мұндай декодерлер қазіргі уақытта іс жүзінде қолданылмайды. Негізінде мұндай декодерлер ретінде пайдаланылады құрамдаскүрделірек сандық модульдер.

Жеті сегментті декодер

Көбінесе ондық және он алтылық сандарды көрсету үшін қолданылады. Жеті сегментті индикатордың кескіні және оның сегменттерінің атаулары 3-суретте көрсетілген.

Мұндай индикаторда 0 санын көрсету үшін a, b, c, d, e, f сегменттерін жарықтандыру жеткілікті. «1» санының кескіні үшін b және c сегменттері жанады. Сол сияқты, сіз барлық басқа ондық немесе он алтылық цифрлардың кескіндерін ала аласыз. Мұндай кескіндердің барлық комбинациялары жеті сегментті код деп аталады.

Екілік кодты жеті сегменттіге түрлендіруге мүмкіндік беретін дешифратордың ақиқат кестесін жасайық. Сегменттер нөлдік потенциалмен жансын. Содан кейін жеті сегментті дешифратордың ақиқат кестесі 2-кестеде көрсетілген пішінді алады. Дешифратор шығысындағы сигналдардың меншікті мәні микросұлбаның шығысына байланысты. Бұл схемалар кейінірек картаға түсіру тарауында талқыланады әртүрлі түрлеріақпарат.

Кесте 2. Жеті сегментті дешифратордың ақиқат кестесі

Ерікті ақиқат кестесі үшін ерікті ақиқат кестесін құру принциптеріне сәйкес 2-кестеде келтірілген ақиқат кестесін жүзеге асыратын жеті сегментті дешифратордың принципиалды сұлбасын аламыз. Бұл жолы әзірлеу процесін егжей-тегжейлі сипаттамаймыз. тізбек. Алынған жеті сегментті дешифратордың схемасы 4-суретте көрсетілген.